[实用新型]加速卡及DU设备

说明书

本申请公开了一种加速卡及DU设备，该加速卡包括本体、时钟同步电路和现场可编程门阵列芯片，所述时钟同步电路包括天线、接收电路、参考时钟提供器件和同步时钟输出电路，所述天线设置于室外，所述接收电路、所述参考时钟提供器件和所述同步时钟输出电路分别设置于所述本体；所述天线与所述接收电路相连，所述接收电路、所述参考时钟提供器件分别与所述同步时钟输出电路相连，所述同步时钟输出电路与所述现场可编程门阵列相连。本申请的加速卡通过设置有时钟同步电路，通过该时钟同步电路能够为现场可编程门阵列芯片FPGA及系统其它器件提供同步时钟信号，从而使该加速卡能够满足基站的场景应用。

技术领域

本申请涉及通讯技术领域，具体涉及一种加速卡及DU设备。

背景技术

5G O-RAN架构里BBU/CU/DU(DU全称为Distributed Unit，分布单元)是由X86主板、FPGA加速卡及铝壳组成的，主板的功能主要是数据处理，加速卡的功能主要是时钟同步、加速物理模拟算法执行，铝壳的功能主要是散热、防水防尘。

但是现有用于服务器的加速卡，不具备时钟同步的功能，不适于基站的应用场景。

实用新型内容

为了克服上述现有技术存在的不足，本申请的主要目的在于提供一种具备时钟同步功能的加速卡。

为了实现上述目的，本申请具体采用以下技术方案：

本申请提供了一种加速卡，该加速卡包括本体、时钟同步电路和现场可编程门阵列芯片，所述时钟同步电路包括天线、接收电路、参考时钟提供器件和同步时钟输出电路，所述天线设置于室外，所述接收电路、所述参考时钟提供器件和所述同步时钟输出电路分别设置于所述本体。

所述天线与所述接收电路相连，所述接收电路、所述参考时钟提供器件分别与所述同步时钟输出电路相连，所述同步时钟输出电路与所述现场可编程门阵列芯片相连。

优选地，所述接收电路包括第一电源电路、接收器和天线检测电路，所述接收器与所述天线、所述同步时钟输出电路分别相连，所述第一电源电路和所述天线检测电路分别与所述接收器相连。

优选地，所述接收器设置为GPS接收器模块或GPS接收器分立电路。

优选地，所述同步时钟输出电路包括第二电源电路、石英晶体谐振器和锁相环，所述参考时钟提供器件、所述接收器、所述石英晶体谐振器和所述第二电源分别与所述锁相环相连，所述锁相环与所述现场可编程门阵列芯片相连。

优选地，所述参考时钟提供器件为恒温晶体振荡器或温度补偿晶体振荡器或压控晶体振荡器。

相应地，本申请还提供一种DU设备，该DU设备包括主板、外壳及上述的加速卡，所述主板和所述加速卡安装于所述外壳内。

相比现有技术，本申请的加速卡通过设置有时钟同步电路，通过该时钟同步电路能够为现场可编程门阵列芯片FPGA及系统其它器件提供同步时钟信号，从而使该加速卡能够满足基站的场景应用，其实用性强。

附图说明

图1为本申请实施例的加速卡的电路框图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。