[实用新型]智能抗谐型投切电路

权利要求书

1.智能抗谐型投切电路，其特征在于：包括CPU电路、电源电路和磁保持继电器控制分合电路；电压信号调理电路，与CPU电路、磁保持继电器控制分合电路连接，用于判断过零点，过零点的数据做为下次投切的自动修正数据；电流信号调理电路，与CPU电路连接，用于检测系统电流以及电容电流并发送给CPU电路；温度信号调理电路，与CPU电路连接，检测电容温度并发送给CPU电路；通信组网电路，与CPU电路连接，用于和智能电容器组网及控制器的信息联系。

2.根据权利要求1所述的智能抗谐型投切电路，其特征在于：所述CPU电路为单片机最小系统，具体采用STM32F030K6T6芯片U1。

3.根据权利要求2所述的智能抗谐型投切电路，其特征在于：所述磁保持继电器控制分合电路包括三个控制模块，所述控制模块包括NRL709BHT90A-12VDC磁保持继电器,以下直接用磁保持继电器描述，所述磁保持继电器的第5引脚与电力电容器CE7的负极连接，所述电力电容器CE7的正极与FMMT8050三级管T5的第3引脚、电阻R40的第一端、二极管D11的负极连接，所述二极管D11的正极连接至+24V，所述电阻R40的第二端与FMMT8050三级管T5的第1引脚、二极管D12的负极、三极管T4的第3引脚相连接，所述二极管D12的正极与三极管T5的第2引脚、磁保持继电器第6引脚连接，所述三极管T4的第2引脚与电阻R39的第二端连接且接地，且所述三极管T4的第1引脚与电阻R39的第一端、电阻R38的第一端连接，所述电阻R38的第二端连接至STM32F030K6T6芯片U1第37引脚，其余两个控制模块分别连接至STM32F030K6T6芯片U1第38引脚和第39引脚；其中，所述继电器的第3引脚、第4引脚分别连接有电压信号调理电路和过零判断电路；所述电压信号调理电路包括从继电器第3引脚出发依次串联的电阻R54、电阻R55、电阻R56、电阻R57和电阻R33，所述电阻R33的第二端连接至1.65V，其次，所述电阻R33的第一端和电阻R57的第二端均与电容C29的第一端连接，所述电容C29的第二端接地，且所述电容C29的第一端连接至STM32F030K6T6芯片U1第15引脚；所述过零判断电路包括从继电器第4引脚出发依次串联的电阻R58、电阻R59、电阻R60、电阻R61和电阻R34，所述电阻R34的第二端连接至1.65V，其次，所述电阻R34的第一端和电阻R61的第二端均与电容C30的第一端连接，所述电容C30的第二端接地，且所述电容C30的第一端连接至STM32F030K6T6芯片U1第16引脚；其余两个控制模块所对应的电压信号调理电路和过零判断电路分别连接至STM32F030K6T6芯片U1第21引脚、第26引脚、第22引脚和第14引脚。

4.根据权利要求2所述的智能抗谐型投切电路，其特征在于：所述温度信号调理电路包括接口J5和接口J7，所述接口J5的第1引脚连接至+3.3V，且所述接口J5的第2引脚与电阻R3的第一端、电容C1的第一端、电阻R1的第一端相连接，所述电阻R3的第二端与电容C1的第二端连接且接地，所述电阻R1的第二端与IC-TP6000-SR运算放大器U7A的第3引脚相连接，所述IC-TP6000-SR运算放大器U7A的第2引脚与电阻R2的第一端、IC-TP6000-SR运算放大器U7A的第1引脚相连接，所述IC-TP6000-SR运算放大器U7A的第8引脚与电容C8的第一端连接至+3.3V，所述电容C8的第二端接地，所述电阻R2的第二端与电容C13的第一端、芯片U1的第20引脚连接，所述电容C13的第二端接地；所述接口J7的第1引脚连接至+3.3V，且所述接口J7的第2引脚与电阻R52的第一端、电容C37的第一端、电阻R53的第一端相连接，所述电阻R52的第二端与电容C37的第二端连接且接地，所述电阻R53的第二端与IC-TP6000-SR运算放大器U7B的第5引脚连接，所述IC-TP6000-SR运算放大器U7B的第6引脚与电阻R80的第一端连接，所述电阻R80的第一端与IC-TP6000-SR运算放大器U7B的第7引脚相连接，且所述电阻R80的第二端与电容C38的第一端、芯片U1的第27引脚相连接，所述电容C38的第二端接地。