[实用新型]一种可编程生物电传感放大器

权利要求书

1.一种可编程生物电传感放大器，其特征在于，包括：六输入差分放大器电路(10)、第一直流失调抑制电路(20)、第二直流失调抑制电路(30)、闭环增益电路(40)，其中，

所述第一直流失调抑制电路(20)连接在所述六输入差分放大器电路(10)的第一正输入端Vpp与第一负输入端Vpn之间，所述第一直流失调抑制电路(20)与所述六输入差分放大器电路(10)的第一正输入端Vpp的连接点为所述可编程生物电传感放大器的外部信号正差分输入端Vip；所述第二直流失调抑制电路(30)连接在所述六输入差分放大器电路(10)的第二正输入端Vnp与第二负输入端Vnn之间，所述第二直流失调抑制电路(30)与所述六输入差分放大器电路(10)的第二正输入端Vnp的连接点为所述可编程生物电传感放大器的外部信号负差分输入端Vin；所述六输入差分放大器电路(10)的正辅助输入端Vpx和所述闭环增益电路(40)均输入共模电压Vcm，所述六输入差分放大器电路(10)的负辅助输入端Vnx经所述闭环增益电路(40)与所述六输入差分放大器电路(10)的输出端Vout连接；

所述第一直流失调抑制电路(20)和第二直流失调抑制电路(30)用于抑制直流失调电压；所述闭环增益电路(40)作为负反馈环路为所述可编程生物电传感放大器提供闭环增益。

2.根据权利要求1所述的可编程生物电传感放大器，其特征在于，所述六输入差分放大器电路(10)包括：偏置电路、多输入级电路、增益级电路、输出级电路；其中，

所述偏置电路包括PMOS管Mp1、Mp2以及偏置电流源Ib；所述PMOS管Mp1的源极与电源正端Vdd连接，所述PMOS管Mp1的漏极与所述PMOS管Mp2的源极连接，所述PMOS管Mp2的源极经所述偏置电流源Ib与电源负端Vss连接；所述PMOS管Mp1的栅极与漏极短接，所述PMOS管Mp2的栅极与漏极短接；

所述多输入级电路包括PMOS管Mp3、Mp4、Mp5、Mp6、Mp7、Mp8、Mp15、Mp16、Mp17以及NMOS管Mn1、Mn3；所述PMOS管Mp3、Mp6、Mp15的源极均与所述电源正端Vdd连接，所述PMOS管Mp3、Mp6、Mp15三者的栅极短接并连接至所述PMOS管Mp1的栅极；所述PMOS管Mp7和Mp8的栅极分别作为所述六输入差分放大器电路(10)的第一正输入端Vpp和第一负输入端Vpn，所述PMOS管Mp7和Mp8的源极相连并连接至所述PMOS管Mp6的漏极，所述PMOS管Mp7的漏极与所述NMOS管Mn3的漏极连接，所述PMOS管Mp8的漏极与所述NMOS管Mn1的漏极连接；所述PMOS管Mp4和Mp5的栅极分别作为所述六输入差分放大器电路(10)的第二负输入端Vnn和第二正输入端Vnp，所述PMOS管Mp4和Mp5的源极相连并连接至所述PMOS管Mp3的漏极，所述PMOS管Mp4的漏极与所述NMOS管Mn3的漏极连接，所述PMOS管Mp5的漏极与所述NMOS管Mn1的漏极连接；所述PMOS管Mp16和Mp17的栅极分别作为所述六输入差分放大器电路(10)的负辅助输入端Vnx和正辅助输入端Vpx，所述PMOS管Mp16和Mp17的源极相连并连接至所述PMOS管Mp15的漏极，所述PMOS管Mp16的漏极与所述NMOS管Mn1的漏极连接，所述PMOS管Mp17的漏极与所述NMOS管Mn3的漏极连接；所述NMOS管Mn1栅极与漏极短接，所述NMOS管Mn3栅极与漏极短接，所述NMOS管Mn1和Mn3的源极均连接至电源负端Vss；

所述增益级电路包括PMOS管Mp9、Mp10、Mp11、Mp12、Mp13以及NMOS管Mn2、Mn4、Mn5、Mn6；所述PMOS管Mp9和Mp10构成有源电流镜作为负载，所述PMOS管Mp10的栅极与漏极短接后与所述PMOS管Mp9的栅极连接，所述PMOS管Mp9的漏极与所述NMOS管Mn4的漏极连接，所述PMOS管Mp10的漏极与所述NMOS管Mn2的漏极连接；所述NMOS管Mn2与所述多输入级电路中的NMOS管Mn1形成电流镜电路，所述NMOS管Mn2的栅极与所述NMOS管Mn1的栅极相连，所述NMOS管Mn2的源极连接至电源负端Vss；所述NMOS管Mn4与所述多输入级电路中的NMOS管Mn3形成电流镜电路，所述NMOS管Mn4的栅极与所述NMOS管Mn3的栅极相连，所述NMOS管Mn4的源极连接至电源负端Vss；所述PMOS管Mp11、Mp12、Mp13与所述NMOS管Mn5、Mn6形成一个一阶放大器结构，所述PMOS管Mp11的栅极与所述偏置电路中的PMOS管Mp1的栅极相连形成电流源，所述PMOS管Mp12、Mp13的栅极分别连接所述PMOS管Mp9、Mp10的漏极，所述PMOS管Mp12和Mp13的源极相连并连接至所述PMOS管Mp11的漏极，所述PMOS管Mp12、Mp13的漏极分别与所述NMOS管Mn5、Mn6的漏极连接；所述NMOS管Mn5和Mn6构成有源电流镜作为负载，所述NMOS管Mn5的栅极与漏极短接后与所述NMOS管Mn6的栅极连接，所述NMOS管Mn5、Mn6的源极均连接至电源负端Vss；

所述输出级电路包括PMOS管Mp14和NMOS管Mn7；所述PMOS管Mp14的栅极与所述偏置电路中的PMOS管Mp1的栅极连接构成镜像电流源，所述PMOS管Mp14的源极与电源正端Vdd连接，所述PMOS管Mp14的漏极与所述NMOS管Mn7的漏极连接；所述NMOS管Mn7的栅极与所述NMOS管Mn6的漏极连接，所述NMOS管Mn7的源极连接至电源负端Vss；所述PMOS管Mp14的漏极与所述NMOS管Mn7的漏极连接点作为所述六输入差分放大器电路(10)的输出端Vout。