[实用新型]一种低压低电容单向ESD保护器件

说明书

本实用新型提供了一种低压低电容单向ESD保护器件，包括P型单晶材料、隔离介质层、正面金属区、背面金属区；P型单晶材料两侧设有N型隔离区，P型单晶材料的上方设有P型调整区和N型扩散区，P型单晶材料的下方设有P型调整区。本实用新型可以实现单颗芯片完成低压低电容的单向ESD保护，封装难度低，可靠性高。本实用新型既包括穿通型三极管又包括降容二极管。本实用新型的穿通型三极管将纵向击穿调整为横向击穿，同时引入P型调整区，可以在低电压的条件下，获得更低的漏电流。本实用新型的降容二极管可以通过调整P型单晶材料的电阻率可以获得需求的电容值。本实用新型以P型单晶为材料，不同于传统结构的外延材料，从而具有制造成本低的优点。

技术领域

本实用新型属于电子科学与技术领域，主要涉及到集成电路静电放电(ESD-Electrostatic Discharge)保护领域，具体是涉及到一种低压低电容单向ESD保护器件。

背景技术

静电放电(ESD)现象广泛存在于日常环境中，它对于精密的集成电路来讲确实致命的威胁，是造成集成电路产品损伤甚至失效的重要原因之一。集成电路产品在其生产、制造、装配以及工作过程中极易受到ESD的影响，造成产品内部损伤、可靠性降低。

随着现代化超大规模集成电路的出现，超深亚微米的工艺已成为集成电路加工工艺的主流。为降低超大规模集成电路的使用功耗，目前芯片的工作电压以3.3V为主（芯片内器件的击穿电压最小为7V左右）。为了保护芯片，因此对应的ESD保护器件的击穿电压也要随之减小，需要击穿电压小于6V的ESD保护器件。另外，对于集成电路，高速信号的传输不允许信号丢失，输出损耗过大，那么对于ESD保护器件的电容提出了更高的要求。因此低压，低电容的需求是非常关键的。

根据半导体物理理论，硅基的PN结结构的击穿电压在6V以上属于雪崩击穿，在6V以下属于齐纳击穿，通常使用高浓度的N区、P区可以实现低于6V的击穿电压，但是由于耗尽层窄，漏电流会随着电压的降低，呈现指数级的增长，通常在10-200uA，这对于集成电路是不能接受的。为了解决漏电流的问题，同时获得更低的击穿电压，如图5所示的穿通型的三极管结构产品可以实现低击穿电压与低漏电流的合理优化。该结构包括：N型衬底材料108，P型外延层109，N型扩散区104，隔离介质层105，正面金属区106，背面金属区107。穿通型三极管的IV特性如图6所示，其反向电压偏高。由于P型外延层109电阻率高，耗尽层宽，三极管的放大倍数高，该结构在超低电压（1.5-5V左右）下的漏电流偏高（通常在0.5-2uA左右）。为了实现单向保护，同时满足低电容的要求，穿通型三极管需要并联一只如图7所示的降容二极管，其等效电路图如图3所示。降容二极管的结构包括：P型单晶材料110，N型扩散区111，隔离介质层105，正面金属区112，背面金属区113。因此为满足低压低电容的单向ESD保护需求，常规的解决方案是将如图5所示的穿通型三极管芯片与如图7所示的降容二极管芯片在封装中采用并联的方式，封装布局如图8所示。常规的解决方案的问题是穿通型三极管在超低电压（1.5-5V左右）下的漏电流整高（通常在0.5-2uA左右），另外需要一只降容二极管实现单向保护，从而增加了制造成本，并且对产品可靠性形成了一定的影响。

本实用新型提供了一种新的技术方案，可以提供一种低压低电容单向ESD保护器件，可以获得更低的击穿电压与更小的漏电流，同时单颗芯片实现单向保护，封装难度小，制造成本低。

实用新型内容

本实用新型的目的在于提供了一种新的技术方案，可以提供一种低压低电容单向ESD保护器件，可以获得更低的击穿电压与更小的漏电流，同时单颗芯片实现单向保护，封装难度小，制造成本低。

为解决上述技术问题，本实用新型采用的技术方案是：一种低压低电容单向ESD保护器件，包括P型单晶材料、位于P型单晶材料顶部的隔离介质层、位于P型单晶材料和隔离介质层顶部的正面金属区、位于P型单晶材料底部的背面金属区；所述P型单晶材料的两侧设有N型隔离区，所述P型单晶材料的上方设有P型调整区和N型扩散区，所述P型单晶材料的下方设有P型调整区。