[实用新型]一种晶体振荡器电路

权利要求书

1.一种晶体振荡器电路，其特征在于，包括：第一放大器、第二放大器和低压差线性稳压器LDO；所述第一放大器的信号输出端与所述第二放大器的信号输入端相连；所述第一放大器的信号输入端和信号输出端之间并联有晶体；所述第一放大器的信号输入端与地之间串联有第一电容，所述第一放大器的信号输出端与地之间串联有第二电容；所述第二放大器的信号输出端为晶体振荡器电路的时钟信号输出端；

其中，所述第一放大器包括N个相互并联的第一MOS电路，N≥1，N为正整数；所述第一MOS电路包括：至少一个第一PMOS管和至少一个第一NMOS管；所述至少一个第一PMOS管和所述至少一个第一NMOS管均相互串联；

所述LDO，设置为对外部电源进行稳压后向所述第一放大器和所述第二放大器提供电源电压。

2.根据权利要求1所述的晶体振荡器电路，其特征在于，所述第一PMOS管的源极和漏极连接有第一二极管，所述第一NMOS管的源极和漏极连接有第二二极管；

所述第一PMOS管的源极与所述第一放大器输入电源相连；

所述第一PMOS管的漏极和所述第一NMOS管的漏极相连后作为所述第一放大器的信号输出端；

所述第一NMOS管的源极接地；

所述第一PMOS管的栅极和所述第一NMOS管的栅极相连后作为所述第一放大器的信号输入端。

3.根据权利要求2所述的晶体振荡器电路，其特征在于，所述第一PMOS管的漏极和所述第一PMOS管的栅极之间串联有第一电阻。

4.根据权利要求2所述的晶体振荡器电路，其特征在于，还包括：主控电路；

所述主控电路，与所述第一放大器的信号输出端相连。

5.根据权利要求4所述的晶体振荡器电路，其特征在于，所述第一PMOS管的源极与所述第一放大器输入电源之间串联有第一控制开关；和/或，所述第一NMOS管的源极与地之间串联有第二控制开关；

所述主控电路，与每个第一MOS电路中的所述第一控制开关和/或所述第二控制开关相连。

6.根据权利要求4所述的晶体振荡器电路，其特征在于，还包括第一比较器和第二比较器；

所述主控电路通过所述第一比较器和所述第二比较器与所述第一放大器的信号输出端相连。

7.根据权利要求6所述的晶体振荡器电路，其特征在于，所述主控电路与所述第一比较器的第一输出端和所述第二比较器的第二输出端相连；

所述第一比较器的第一输入端和所述第二比较器的第二输入端均与所述第一放大器的信号输出端相连；

所述第一比较器的第三输入端为电压下限阈值的输入端；

所述第二比较器的第四输入端为电压上限阈值的输入端。

8.根据权利要求1所述的晶体振荡器电路，其特征在于，所述LDO包括：第一电压输入端和第一电压输出端；

所述第一电压输入端，与外部输入电源相连；

所述第一电压输出端，分别与所述第一放大器和所述第二放大器的电源输入端相连，设置为输出所述第一放大器和所述第二放大器的电源电压。

9.根据权利要求8所述的晶体振荡器电路，其特征在于，所述LDO还包括：第二电压输入端、第二电压输出端和第三电压输出端；

所述第二电压输入端，与第二MOS电路的电压输出端相连，所述第二MOS电路设置为产生用于计算所述第一MOS电路的数量N的电压下限阈值和电压上限阈值；

所述第二电压输出端，设置为输出所述电压下限阈值；

所述第三电压输出端，设置为输出所述电压上限阈值。

10.根据权利要求9所述的晶体振荡器电路，其特征在于，所述第二MOS电路包括：第二PMOS管和第二NMOS管；所述第二PMOS管的源极和漏极连接有第三二极管，所述第二NMOS管的源极和漏极连接有第四二极管；

所述第二PMOS管的源极为预设电流的输入端；

所述第二PMOS管的漏极和所述第二NMOS管的漏极相连；

所述第二NMOS管的源极接地；

所述第二PMOS管的漏极、所述第二PMOS管的栅极和所述第二NMOS管的栅极相连后作为所述第二MOS电路的电压输出端。