[实用新型]一种基于DICE结构的SET免疫的锁存器

说明书

本实用新型公开了一种基于DICE结构的SET免疫的锁存器，包括存储单元、用于数据写入的前置逻辑电路和延时单元，所述存储单元包括第一支路，第二支路，第三支路，第四支路，第五支路，第六支路，第七支路，第八支路；所述存储单元还包括节点X0、X1、X2、X3、Y0、Y1、Y2、Y3、Z0、Z1、Z2、Z3。本实用新型科学合理，使用安全方便，随着电路运行速度越来越快，SET对电路产生的扰动也随之增大，如果发生在数据输入端或者时钟输入端，则可能会引起单粒子翻转SEU，使电路的逻辑状态功能出现错误，本实用新型通过增加延时单元，使节点的SET发生偏移，提高了触发器抗SET和SEU的性能。

技术领域

本实用新型涉及抗辐射电路设计技术领域，具体是一种基于DICE结构的SET免疫的锁存器。

背景技术

在高能粒子的作用下，许多电路器件容易发生单粒子效应 (Single EventEffect,，SEE)，导致输出错误，单粒子瞬变(Single Event Transient，SET)是单粒子效应的一种，是指单个离子入射到半导体器件的敏感区时产生的电流或电压脉冲，如果该SET脉冲在锁存器内部或数据输入端与时钟端产生，则可能会引起单粒子翻转 (Single EventUpset，SEU)，导致电路功能出现错误甚至崩溃，DICE (Dual Interlocked Storage Cell)是一种提高电路抗SEU性能的技术，被广泛应用在触发器或锁存器的设计中，然而，随着电路运行速度越来越快，SET成为一个不得不面对的问题，因此，我们提出一种基于DICE结构的SET免疫的锁存器结构，以此来克服以上缺陷。

实用新型内容

本实用新型的目的在于提供一种基于DICE结构的SET免疫的锁存器，以解决现有技术中提出的的问题。

为实现上述目的，本实用新型提供如下技术方案：一种基于 DICE结构的SET免疫的锁存器，其特征在于，包括存储单元、用于数据写入的前置逻辑电路，所述存储单元包括第一支路，第二支路，第三支路，第四支路，第五支路，第六支路，第七支路，第八支路；所述存储单元还包括节点X0、X1、X2、X3、Y0、Y1、Y2、Y3、Z0、 Z1、Z2、Z3；

所述第一支路通过所述节点X0与所述第二支路、所述第四支路、所述第六支路、所述第八支路相连接，所述第二支路通过所述节点 X1与所述第一支路、所述第三支路、所述第五支路、所述第七支路相连接，所述第三支路通过所述节点X2与所述第二支路、所述第四支路、所述第六支路、所述第八支路相连接，所述第四支路通过所述节点X3与所述第一支路、所述第三支路、所述第五支路、所述第七支路相连接，所述第五支路通过所述节点Y0与所述节点Z0相连来与所述第二支路、所述第四支路、所述第六支路、所述第八支路相连接，所述第六支路通过所述节点Y1与所述节点Z1相连来与所述第一支路、所述第三支路、所述第五支路、所述第七支路相连接，所述第七支路通过所述节点Y2与所述节点Z2相连来与所述第二支路、所述第四支路、所述第六支路、所述第八支路相连接，所述第八支路通过所述节点Y3与所述节点Z3相连来与所述第一支路、所述第三支路、所述第五支路、所述第七支路相连接。