[实用新型]基于FPGA的相控阵列天线控制系统

权利要求书

1.一种基于FPGA的相控阵列天线控制系统，其特征在于：包括印制在天线面板上的计算层、执行层和驱动层；

所述天线面板上设置有多个天线通道，每个天线通道上均设置有180°移相器通道、90°移相器通道和45°固定/无级移相器通道；

所述计算层综合计算出各个天线通道的幅度和相位要求，将每个天线通道的编码信息和逻辑状态信息通过RS485总线将串行控制信息送入执行层；

所述执行层接收来自计算层的串行控制信息，将其分频缓存并输出外部触发信号，同步触发单元将外部触发信号同步后反馈给FPGA，FPGA根据每个天线通道的编码信息和逻辑状态信息以及温度传感器送入的工作温度补偿信息对同步更新信号互联后随编码信息输出，送入驱动层；

所述驱动层分别与天线通道和执行层连接，给天线提供电平，以及实现对天线通道的幅度步进控制和相位步进控制。

2.根据权利要求1所述的基于FPGA的相控阵列天线控制系统，其特征在于：所述计算层包括FPGA、CPU、GPU和RAM，实现波束成形的算法控制、运动规划及插补、IO信号分发、惯导信号处理；

所述RAM分别与FPGA和CPU/GPU连接，给FPGA和CPU/GPU提供共享内存；

所述FPGA通过RS485总线连接执行层；

所述FPGA还设置有SPI接口和JTAG接口，SPI接口为板间数字模块通信口，JTAG接口为程序下载口。

3.根据权利要求2所述的基于FPGA的相控阵列天线控制系统，其特征在于：所述计算层还设置有USB接口、UART接口、GPIO接口、SPI接口、HPMI接口和AUDIO接口，所述USB接口、UART接口、GPIO接口、SPI接口、HPMI接口和AUDIO接口均同时连接CPU和GPU。

4.根据权利要求2所述的基于FPGA的相控阵列天线控制系统，其特征在于：所述CPU/GPU分别由若干个CPU/GPU串并联组装而成。

5.根据权利要求2所述的基于FPGA的相控阵列天线控制系统，其特征在于：所述执行层包括FPGA，所述FPGA通过485转换器连接来自计算层的485总线，接收计算层的指令，

所述FPGA连接ARM、UART接口、Ethernet接口、两个IO接口和三个SPI接口，所述FPGA负责逻辑控制，ARM负责程序存储和加载控制， UART接口用以接收状态指令，Ethernet接口用于实现控制程序升级，两个所述IO接口和一个SPI接口与驱动层连接，另一个SPI接口用于实现外部指令接入控制，便于实现相控阵的人工干预。

6.根据权利要求5所述的基于FPGA的相控阵列天线控制系统，其特征在于：所述执行层的ARM的型号选用STM32，所述ARM内置存储器，同时设置有扩展接口。

7.根据权利要求5所述的基于FPGA的相控阵列天线控制系统，其特征在于：所述执行层的FPGA还连接有ADC接口、VGA接口，ADC接口用于连接传感器使用；VGA接口用于连接显示器使用。

8.根据权利要求1所述的基于FPGA的相控阵列天线控制系统，其特征在于：所述驱动层分别与天线通道和执行层连接，包括驱动电路模块和TR组件模块，所述驱动电路模块包括相互连接的驱动单元和IO接口， 驱动电路模块的IO接口与执行层的一个IO接口连接，驱动单元与天线面板上的每个天线通道的180°移相器通道、90°移相器通道和45°固定/无级移相器通道连接，给其提供电平；

所述TR组件模块根据需要设置若干个并行的TX组件、RX组件或TR组件，每个所述TX组件、RX组件或TR组件均包括顺次串联的低噪声放大器、移相器、VGA可变增益放大器、数控衰减器和射频接口，每个TX组件、RX组件或TR组件内的低噪声放大器、移相器、VGA可变增益放大器、数控衰减器同时通过一个SPI接口与执行层的一个SPI接口连接，

每个所述TX组件、RX组件或TR组件还分别与天线面板上的若干个天线通道连接。

9.根据权利要求8所述的基于FPGA的相控阵列天线控制系统，其特征在于：所述驱动层还设置有温度传感器和电压传感器，所述温度传感器/电压传感器通过各自的ADC采样模块连接IO接口，所述IO接口连接执行层的另一个IO接口，执行层的IO接口接收驱动层的温度传感器信号，根据天线通道的工作温度，做温度相位补偿措施。