[实用新型]一种基于DDS、DAC的多采样率数字中频激励系统

权利要求书

1.一种基于DDS、DAC的多采样率数字中频激励系统，其特征在于，包括外部接口、FPGA模块、内部接口、电源模块；

所述外部接口分别通过CAN模块、LVDS模块、第一离散线模块、GTX模块与FPGA模块连接；

所述FPGA模块分别通过时钟模块、DAC模块、第二离散线模块与内部接口连接；所述时钟模块包括依次连接的PLL单元、DDS单元；所述DDS单元还与FPGA模块、DAC模块连接；

所述电源模块分别与外部接口、FPGA模块、内部接口连接；

所述内部接口包括频率源接口、激励模块A接口、激励模块B接口、激励模块C接口、激励模块D接口；所述频率源接口与PLL单元连接，所述频率源接口还通过第二离散线与FPGA模块连接；所述激励模块A接口、激励模块B接口、激励模块C接口、激励模块D接口分别通过第二离散线与DAC模块连接。

2.如权利要求1所述的一种基于DDS、DAC的多采样率数字中频激励系统，其特征在于，所述FPGA模块为主控芯片XC7K325T-2FFG9001；所述主控芯片XC7K325T-2FFG9001上连接时钟电路、复位电路、EEProm单元、Flash单元。

3.如权利要求2所述的一种基于DDS、DAC的多采样率数字中频激励系统，其特征在于，所述CAN模块包括依次连接的芯片SN65HVD230、芯片MCP2515；所述芯片SN65HVD230与外部接口连接，所述芯片MCP2515与主控芯片XC7K325T-2FFG9001连接。

4.如权利要求2所述的一种基于DDS、DAC的多采样率数字中频激励系统，其特征在于，所述CAN模块包括依次连接的芯片SN65HVD230、光耦HCPL-063PL；所述芯片SN65HVD230与外部接口连接，所述光耦HCPL-063PL与主控芯片XC7K325T-2FFG9001连接。

5.如权利要求4所述的一种基于DDS、DAC的多采样率数字中频激励系统，其特征在于，所述DAC模块包括四组DAC单元，所述DAC单元包括依次连接的DAC芯片AD9779A、低通滤波器LFCN-105；

每个所述DAC芯片AD9779A都分别与主控芯片XC7K325T-2FFG9001、时钟模块的DDS芯片GM4940连接；四个所述低通滤波器LFCN-105与激励模块A接口、激励模块B接口、激励模块C接口、激励模块D接口对应连接，每个激励模块接口仅连接一个低通滤波器LFCN-105。

6.如权利要求2所述的一种基于DDS、DAC的多采样率数字中频激励系统，其特征在于，所述电源模块包括电源接口HSI4-32、电源管理单元；所述电源接口HSI4-32包括DC 28V电源输入端、AC 5V电源输出端、AC 12V电源输出端、DC 5V电源输出端；所述DC 28V电源输入端与28V DC电源连接；所述AC 5V电源输出端分别与频率源接口、激励模块A接口、激励模块B接口、激励模块C接口、激励模块D接口连接；所述AC 12V电源输出端与频率源接口连接；所述DC 5V电源输出端与电源管理单元连接；所述电源管理单元与主控芯片XC7K325T-2FFG9001连接。

7.如权利要求2所述的一种基于DDS、DAC的多采样率数字中频激励系统，其特征在于，还包括温度传感器，所述温度传感器为芯片LTC2991；所述芯片LTC2991与主控芯片XC7K325T-2FFG9001、电源接口HSI4-32的AC 12V电源输出端和AC 5V电源输出端连接。

8.如权利要求2所述的一种基于DDS、DAC的多采样率数字中频激励系统，其特征在于，所述第一离散线模块包括四个芯片SM74LVCH16245；所述LVDS模块包括芯片SM9A45/53；所述GTX模块包括8x data连线。

9.如权利要求2-8任一项所述的一种基于DDS、DAC的多采样率数字中频激励系统，其特征在于，所述PLL单元包括PLL芯片GM4384C，所述DDS单元包括DDS芯片GM4940；所述DDS芯片GM4940与主控芯片XC7K325T-2FFG9001连接；所述PLL芯片GM4384C输入端与频率源接口连接，输出端与DDS芯片GM4940连接。