[实用新型]一种半导体封装结构

说明书

本实用新型提供一种半导体封装结构，包括芯片、粘结材料层、引线、导线框架和封装体，芯片为多边形，芯片的多个边的侧方通过粘结材料层与导线框架固定连接，封装体具有与芯片边数相同的侧面，芯片、粘结材料层、引线和导线框架通过封装体封合成一体，导线框架的暴露于封装体外侧的外端设有焊点；芯片至少包括三条边，其中一条边对应引脚数需求较少的输入和输出端中的一端设置，其余边对应引脚数需求较多的输入和输出端中的另一端设置，各引脚分别通过引线与导线框架连接。本实用新型采用多边形的芯片和封装体，为数目较多的引脚提供足够的空间，相应的减小半导体封装结构的体积，以避免产生桥接、电子迁移等问题，体积小，成本低，生产周期短。

技术领域

本实用新型涉及半导体技术领域，具体涉及一种半导体封装结构。

背景技术

随着半导体技术的不断发展，电子产品越来越趋向于大规模、小体积、高速度的方向发展，而半导体芯片以及包括半导体芯片在内的集成电路的体积的减小导致集成电路的布局布线密度变大，这对半导体芯片的封装技术和封装结构也提出了越来越高的要求。

现有技术中，微缩封装集成电路采用的是晶圆级封装工艺，如图1所示，此封装主要由表面保护层11、芯片12和管脚13组成，其中，表面保护层11一般采用聚酞亚胺类材料；芯片12由硅材料构成；管脚13一般采用含锡量高的金属球。

上述晶圆级封装工艺存在如下缺点：（1）成本高：为了搭配现有各类便携式电子产品主板上的焊垫方阵，此产品要求配套的内部集成电路必须做到相应大小，由于结构的局限，目前必须使用同样面积大小的晶粒，这样就大大增加了产品成本；（2）生产周期长：目前的产品使用了类似晶圆制造技术，多采用光罩和金属溅射的工艺来连接晶粒的电路和外围的管脚，生产流程繁琐；（3）产品对使用环境要求苛刻：如图1所示，由于芯片12直接裸露在外，硅材料比较脆，在实际使用过程中容易产生边缘崩缺和表面电路划伤、掉球等。

为解决上述技术问题，需要提供一种体积小，成本低，生产周期短，芯片、管脚等不易损坏的半导体封装结构。

实用新型内容

本实用新型要解决的技术问题是提供一种半导体封装结构，体积小，成本低，生产周期短，芯片、管脚等不易损坏。

为解决上述技术问题，本实用新型的实施例提供一种半导体封装结构，包括芯片、粘结材料层、引线、导线框架和封装体，所述芯片为多边形，所述芯片的多个边的侧方通过粘结材料层与导线框架固定连接，所述引线连接芯片和导线框架，所述封装体具有与芯片边数相同的侧面，所述芯片、粘结材料层、引线和导线框架通过封装体封合成一体，所述导线框架的暴露于封装体外侧的外端设有焊点；

所述芯片至少包括三条边，其中一或多条边对应引脚数需求较少的输入和输出端中的一端设置，其余边对应引脚数需求较多的输入和输出端中的另一端设置，各引脚分别通过引线与导线框架连接。

其中，所述芯片为三边形，所述封装体对应地具有三个侧面，所述芯片的其中一条边对应引脚数需求较少的输入和输出端中的一端设置，且该边上的引脚通过引线与设于封装体的对应侧面上的导线框架连接；所述芯片的另外两条边对应引脚数需求较多的输入和输出端中的另一端设置，且该两条边上的引脚通过引线与设于封装体的两个对应侧面上的导线框架连接。

其中，所述芯片也可以为五边形，所述封装体对应地具有五个侧面，所述芯片的其中一条或两条边对应引脚数需求较少的输入和输出端中的一端设置，且该一条或两条边上的引脚通过引线与设于封装体的对应侧面上的导线框架连接；所述芯片的其余边对应引脚数需求较多的输入和输出端中的另一端设置，且其余边上的引脚通过引线与设于封装体的其余侧面上的导线框架连接。

所述芯片的形状并不限于上述的三边性和五边形，可根据引脚的数量和产品所需体积进行调整。

其中，所述焊点的外端设有助焊镀层。

优选的，所述助焊镀层为锡镀层，厚度为0.01-0.1mm。