[实用新型]一种新型带运放弱管的分压电路

说明书

本实用新型提供一种新型带运放弱管的分压电路，所述分压电路为电阻分压电路，所述分压电路包括：M1、M2和M3三个PMOS管、运放A1、和运放A2，所述M1、M2和M3均具有源极、栅极和漏极，所述M1的源极与电源电压VDD连接、M1的漏极与M2的源极连接、M2的漏极与M3的源极连接、最终M3的漏极连接电源GND，M1的漏极连接运放A1的IN1端、同时通过电容C1接地，M2的漏极连接运放A2的IN1端、同时通过电容C2接地，运放A1和运放A2输出电压信号，所述三个PMOS管M1、M2和M3的栅极和漏极短接。

技术领域

本实用新型涉及集成电路领域，更具体地，涉及一种新型带运放弱管的分压电路。

背景技术

随着人们对芯片的要求越来越高，在芯片的应用过程中，人们希望芯片不仅功能正确无误，更是提高了对芯片功耗以及性能的要求。分压电路在DC 转换、限制电流、提供电压偏置等方面应用广泛，分压电路一般分为电阻分压和电容分压两种形式，由于电容分压需要外接大电容，而无法集成在芯片内部，所以常采用电阻分压结构。传统的电阻分压电路(如图1)在输出电压稳定性以及功耗方面难以实现较完美的效果，在保证电压稳定情况下功耗都偏高，分压电阻选择取决于芯片的工作电压及其功耗要求，减小分压电阻 R的大小，可以减小提高输出电压稳定性，但会增加电路的功耗，增大电阻R 的值，可以降低功耗，但会降低输出电压。

因此，本领域迫切需要一种分压电路，能够在保证分压电路的电压稳定的同时，降低电路功耗。

实用新型内容

本实用新型的目的在于，提供一种新型带运放弱管的分压电路，能够在保证分压电路的电压稳定的同时，降低电路功耗。

一种新型带运放弱管的分压电路，所述分压电路为电阻分压电路，所述分压电路包括：M1、M2和M3三个PMOS管、运放A1、和运放A2，所述M1、 M2和M3均具有源极、栅极和漏极，所述M1的源极与电源电压VDD连接、M1 的漏极与M2的源极连接、M2的漏极与M3的源极连接、最终M3的漏极连接电源GND，M1的漏极连接运放A1的IN1端、同时通过电容C1接地，M2的漏极连接运放A2的IN1端、同时通过电容C2接地，运放A1和运放A2输出电压信号。

进一步的，将所述三个PMOS管M1、M2和M3的栅极和漏极短接，使得导通的PMOS管始终工作在饱和区，组成有源电阻的结构。

进一步的，所述电源电压VDD作为分压电路的驱动源，所述运放A1和 A2为运算放大器组成的跟随器。

进一步的，所述M1的栅极和漏极连接、M2的栅极和漏极连接，M3的栅极和漏极连接；

进一步的，运放A1的输出端与A1输入端IN2连接，运放A2的输出端与 A2输入端IN2连接。

进一步的，运放A1和A2输出的电压信号，可产生VDD、1/3VDD、2/3VDD、 GND四种不同的电压。

进一步的，所述M1、M2和M3为三个相同尺寸的PMOS管。

进一步的，PMOS管的宽长尺寸之比，即W/L，L更长的有源电阻取代传统电阻，既可以达到分压的效果，又可以大大降低功耗，同时由于W比较小，导致PMOS管的导通电流Id很小，所以分压电路的驱动能力较小，加入了运算放大器组成的跟随器A1和A2，跟随器的输入阻抗很大，输出阻抗小，可以降低分压后的电平随负载驱动的变化而变化，不仅提高了分压电路的稳定性，同时能增大输出驱动。

进一步的，PMOS管的W/L的范围为：1:5-1:15，优选PMOS管的W/L的范围为：1:8-1:12。

本实用新型在不增加分压电路复杂性条件下，能够在保证分压电路的电压稳定的同时，降低电路功耗，并且可靠性高，性能好。

附图说明

图1为传统的电阻分压电路图。