[实用新型]一种快速自动频率校准装置

说明书

本实用新型公开了一种快速自动频率校准装置，采用整数周期计算单元和小数周期计算单元分别对参考频率信号周期内VCO频率信号的整数周期个数和小数周期个数进行计数，其中通过反相延迟采样电路对VCO频率信号进行多次反相延迟处理，参考频率信号对反相延迟信号进行采样，基于采样信号计算参考频率信号与其后面邻近的VCO频率信号上升沿之间的差值，并基于所述差值确定参考频率信号周期内VCO频率信号的小数周期个数；整数周期个数和小数周期个数相加，能够快速且准确地获取参考频率信号周期内VCO频率信号的完整周期个数，进一步生成控制逻辑字控制校准压控振荡器的输出频率。有效地降低了校准时间，能够满足高性能快速频率校准系统的应用要求。

技术领域

本实用新型涉及集成电路技术领域，尤其涉及一种快速自动频率校准装置。

背景技术

频率合成器(FS，Frequency Synthesizer)是现代无线收发器中一个非常重要的模块，如图1A所示为FS的基本结构示意图，包括锁相环(PLL，Phase Locked Loop)结构1、电容阵列2和频率校准模块3，PLL结构1主要由鉴频鉴相器PFD(Phase Frequency Detector)11、电荷泵CP(Charge Pump)12、环路滤波器LPF(Low Pass Filter)13、分频器(Divider)14和压控振荡器VCO(Voltage Controlled Oscillator)15组成。

为了保证电源电压温度(PVT，Power Voltage Temperature)变化时具有较强的鲁棒性，通常要求FS输出较宽的频率范围，这就意味着片上VCO需具有较宽的调谐范围。而VCO的宽带调谐范围一般是通过固定电感调整电容阵列2得到，比如采用2进制权重形式的电容阵列，通过调整接入的电容大小获得宽带调谐范围。这样，VCO的调谐特性曲线就会有多条子带。

在快速跳频通信系统中，如军事雷达，FS切换频率时，需要快速的找到合适的子带以满足通信系统的锁定时间要求。同时，VCO子带之间一般会有一定比例的交叠，而由于VCO调谐增益及CP输出电压的非线性，当FS锁定在VCO子带二端时相位噪声一般较差，因此最好是将FS锁定在子带中间位置。为了快速准确的选择合适的子带，就需要用到自动频率校准(AFC，Automatic Frequency Calibration)电路。现有的频率校准方案一般可以分为两种，一种是基于控制电压的闭环校准方案，另一种是基于计数形式的开环校准方案。

基于控制电压的闭环校准方案，采用如图1B所示的电路结构，通过设置VCO的控制字，在闭环状态下判断VCO控制电压是否落入设定的范围来确定所设置的VCO控制字是否合适。该方案由于工作在闭环模式下，因此每次环路锁定需要较长时间，这个时间根据环路带宽而定，通常是几十us甚至上百us，如果VCO子带很多，那么整个AFC的校准时间将会很长，可能达到ms级别，这在快速跳频系统中是不可接受的。

基于计数形式的开环校准方案，采用如图1C所示的电路结构，在一个固定的时间窗口中对参考频率信号F_REF和VCO的输出频率信号F_VCO同时进行计数，根据计数的结果来判断当前VCO的输出频率，从而对VCO输出频带进行调整。该方案在进行计数时是基于开环结构，因此稳定时间较快。现在FS中一般都采用这种方法。但是由于计数器只能计算整数个周期，而VCO频带间有时候频率间隔很小，所对应的整数分频比相差可能小于1，因此为了正确区分子带，只能通过增加计数窗口的时间来保证准确性，需要在一个较长时间内进行计数，这样就增加了AFC的校准时间，在快速跳频系统中也是难以接受的。

实用新型内容

本实用新型针对现有技术中自动频率校准方案校准时间长(几十上百微秒)，无法满足高性能快速校准系统的应用要求的技术问题，提供了一种新的技术来提高频率校准速度，降低校准时间。

本实用新型提供了一种快速自动频率校准装置，包括：