[实用新型]基于FPGA的高速大容量数据记录设备

说明书

本实用新型公开了基于FPGA的高速大容量数据记录设备，包括FPGA板与CPU主板；所述FPGA板与CPU主板均设置有PCIE通信总线模块；所述FPGA板设置有电源电路、数据接口电路、FPGA模块与存储电路；所述CPU主板设置有CPU模块与硬盘接口。本实用新型采用FPGA板与CPU主板结合的的堆栈式架构，能够充分利用FPGA丰富的GPIO资源，并采用高速硬盘作为存储介质与SATA硬盘接口，读写速度快，存储容量大，满足高速大数据量的使用场合。

技术领域

本实用新型涉及存储技术领域，尤其涉及基于FPGA的高速大容量数据记录设备。

背景技术

传统的数据记录设备采用SD卡作为数据存储介质，由于SD卡读写速度较慢，一般为10MB/S，且容量较小，一般为16GB～128GB，无法适用于高速数据记录的应用场合。

实用新型内容

本实用新型的目的就在于为了解决上述问题而提供基于FPGA的高速大容量数据记录设备，包括FPGA板与CPU主板；所述FPGA板与CPU主板均设置有PCIE通信总线模块；所述FPGA板设置有电源电路、数据接口电路、FPGA模块与存储电路；所述CPU主板设置有CPU模块、数据传输接口与硬盘接口；所述电源电路分别与FPGA模块、PCIE通信总线模块相连；所述FPGA模块通过PCIE通信总线与CPU模块相连；所述FPGA模块与数据接口电路相连；所述CPU模块与数据传输接口、硬盘接口相连；所述硬盘接口与所述存储电路相连。

本实用新型的有益效果在于：本实用新型采用FPGA板与CPU主板结合的的堆栈式架构，能够充分利用FPGA丰富的GPIO资源，并采用高速硬盘作为存储介质与SATA硬盘接口，读写速度快，存储容量大，满足高速大数据量的使用场合。

附图说明

图1是本实用新型的系统图；

图2是电源电路的电路图；

图3是数据接口电路的电路图；

图4是PCIE连接器的电路图。

图中：R1-第一电阻；R2-第二电阻；C1-第一电容；C2-第二电容；VCC-第一直流电源；D-稳压二极管；U1-滤波器；U2-隔离模块；U3-隔离型RS422收发器；U4-静电防护芯片；U5-PCIE连接器。

具体实施方式

下面结合附图对本实用新型作进一步说明：

如附图1所示，本实用新型基于FPGA的高速大容量数据记录设备，包括FPGA板与CPU主板；所述FPGA板与CPU主板均设置有PCIE通信总线模块；所述FPGA板设置有电源电路、数据接口电路、FPGA模块与存储电路；所述CPU主板设置有CPU模块、数据传输接口与硬盘接口；所述电源电路分别与FPGA模块、PCIE通信总线模块相连；所述FPGA模块通过PCIE通信总线与CPU模块相连；所述FPGA模块与数据接口电路相连；所述CPU模块与数据传输接口、硬盘接口相连；所述硬盘接口与所述存储电路相连。

具体的，所述电源电路包括第一直流电源、稳压二极管、滤波器、第一电容、第二电容、第一电阻、第二电阻与隔离模块；所述第一直流电源通过稳压二极管与滤波器输入端相连；所述滤波器正输出端接第一电容第一端、隔离模块第一输入端；所述滤波器负输出端接第一电容第二端、第一电阻第一端、隔离模块第二输入端；第一电阻第二端与所述隔离模块第三输入端相连；所述隔离模块正输入端接第二电阻第一端、第二电容第一端；所述隔离模块第二输出端接第二电容第二端、所述电源电路输出端。电源电路采用两级保护，首先通过滤波器，滤除电源通路上的干扰，再通过隔离电源，确保后级各电路与外部隔离开，互不干扰。