[实用新型]一种新型除法的电路

权利要求书

1.一种新型除法的电路，为除法电路，其特征在于：所述除法电路包括4071或门、4081与门和40193芯片；4071或门U3的输入端与40193芯片U1、40193芯片U2的pin12相连；4071或门U4的输入端与40193芯片U1、40193芯片U2的pin13相连；4081与门输出引脚pin3与40193芯片输入引脚的pin11相连以使芯片预置位可处于有效状态；4081与门输入引脚的pin1、pin2分别与两个4071或门各自的输出端相连；

当40193芯片的预置位有效时，40193芯片输出引脚pin3、pin2、pin6、pin7分别与置位引脚pin15、pin1、pin10、pin9相等以进行置位操作形成预置值；除法电路的40193芯片根据输入的加法脉冲信号或减法脉冲信号进行计数，对40193芯片输出引脚pin2、pin3、pin6、pin7进行加法计数或减法计数；当计数值达到最大值时，40193芯片以引脚pin12输出有效低电平；当计数值达到最小值时，40193芯片以引脚pin13输出有效低电平；除法电路的最小单元通过对pin12或pin13输出脉冲的计数来实现除法功能。

2.根据权利要求1所述的一种新型除法的电路，其特征在于：当所述除法电路的40193芯片数量为两个时，两个40193芯片可以按上级电路和下级电路进行连接；所述上级电路包括40193芯片U1；下级电路包括40193芯片U2；上级电路的U1的pin5与除法电路的加法脉冲信号输入端相连，pin4与除法电路的减法脉冲信号输入端相连。

3.根据权利要求2所述的一种新型除法的电路，其特征在于：上级电路的U1输出引脚的pin13、pin12分别与下级电路以U2的pin4、pin5相连，使下级电路把上级电路的输出脉冲作为加法脉冲信号或减法脉冲信号使用，下级电路40193芯片输出引脚的pin13、pin12输出脉冲为除法电路的输出脉冲。

4.根据权利要求3所述的一种新型除法的电路，其特征在于：当输入脉冲信号为加法脉冲信号时除法电路对预置值做加法，除法电路从预置值255开始计数，当U2芯片计数值达到最大值15时，U2芯片pin12输出一个脉冲，利用该脉冲与上级电路40193芯片pin12相或后再经与门将40193芯片置位成预设值，为下一次计数准备；每当U2与U1两芯片合计的计数值达到255时，40193芯片的引脚pin12输出脉冲，除法电路通过对输出脉冲的计数实现除法功能。

5.根据权利要求4所述的一种新型除法的电路，其特征在于：当输入脉冲信号为减法脉冲信号时除法电路对预置值做减法，每当计数值为零时，上级电路和下级电路的40193芯片的引脚pin12相或后，再经与门输出脉冲并重新置位芯片，除法电路通过对输出脉冲的计数实现除法功能。