[实用新型]低码率译码器

权利要求书

1.一种低码率译码器，其特征在于包括：变量节点处理单元、校验节点处理单元、变量节点信息存储模块、校验节点信息存储模块，译码控制模块和译码输出单元；所述校验节点信息存储模块接入外部数据，并分别与变量节点处理单元的输入端、校验节点处理单元的输出端、译码控制模块的输出端连接，所述变量节点信息存储模块分别与变量节点处理单元的输出端、校验节点处理单元的输入端、译码控制模块的输出端连接，同时所述变量节点信息存储模块还与译码输出单元的输入端连接。

2.根据权利要求1所述的低码率译码器，其特征在于还包括信号输入缓冲模块，所述信号输入缓冲模块接入所述外部数据，且输出端与所述校验节点信息存储模块的输入端连接，同时所述信号输入缓冲模块还与译码控制模块连接。

3.根据权利要求2所述的低码率译码器，其特征在于：所述信号输入缓冲模块用于接收所述外部数据，并传输至校验节点信息存储模块，以及，用于在接收完所述外部数据后向译码控制模块发送反馈信号，从而启动所述译码工作。

4.根据权利要求1所述的低码率译码器，其特征在于：所述译码输出单元包括译码存储模块和译码输出模块；所述译码存储模块的输入端与变量节点信息存储模块的输出端连接，输出端用于输出译码结果；所述译码存储模块还经所述译码输出模块与译码控制模块连接。

5.根据权利要求4所述的低码率译码器，其特征在于：所述译码存储模块用于缓存译码迭代结束后的译码数据；所述译码输出模块用于在接收到所述迭代结束指令后，发送使能信号及帧头给译码存储模块，使译码存储模块将缓存的译码结果进行输出。

6.根据权利要求1所述的低码率译码器，其特征在于：

所述变量节点处理单元用于将来自校验节点信息存储模块的信息进行处理后再输送至变量节点信息存储模块，以及，用于在最后一次迭代完成时，将数据经变量节点信息存储模块传送至译码输出单元进行缓存；

所述校验节点处理单元用于将来自变量节点信息存储模块的信息进行处理后再输送至校验节点信息存储模块；

所述变量节点信息存储模块用于接收来自变量节点处理单元的信息、所述译码控制模块输入的迭代控制指令和读写地址，以及，用于分别向所述校验节点处理单元、译码输出单元输送信息；

所述校验节点信息存储模块用于接收外部数据、译码控制模块输入的计算控制指令和读写地址、校验节点处理单元输出的信息，以及，用于向所述变量节点处理单元输送信息；

所述译码控制模块用于在所述外部数据输入完毕后使所述译码器进行译码工作，以及，用于向所述校验节点信息存储模块、变量节点信息存储模块、译码输出单元分别输送计算控制指令和读写地址、迭代控制指令和读写地址、迭代结束指令；

所述译码输出单元用于接收来自所述译码控制模块的迭代结束指令和来自所述变量节点信息存储模块的信息，以及，用于输出译码结果。

7.根据权利要求1所述的低码率译码器，其特征在于：所述变量节点处理单元包括多个变量节点处理单元模块，该多个变量节点处理模块之间并行设置，且每个变量节点处理模块工作时是串行处理数据的。

8.根据权利要求1所述的低码率译码器，其特征在于：所述校验节点处理单元包括多个校验节点处理单元模块，该多个校验节点处理模块之间并行设置，且每个校验节点处理模块工作时是串行处理数据的。

9.根据权利要求1所述的低码率译码器，其特征在于：所述变量节点处理单元、校验节点处理单元、变量节点信息存储模块、校验节点信息存储模块，译码控制模块和译码输出单元中的一者或多者采用FPGA。