[实用新型]二选一数据选择器

说明书

本实用新型提供了二选一数据选择器。该二选一数据选择器包括：或非逻辑电路，被配置为接收选择信号和反相第一输入，并产生中间结果；以及与或非逻辑电路，被配置为接收选择信号、第二输入和或非逻辑电路的中间结果，并产生反相输出。

技术领域

本实用新型涉及二选一数据选择器。

背景技术

数据选择器所占用的面积与用于实现数据选择器的晶体管的数量成正比。因此，随着晶体管总数减少，数据选择器所占用的面积同样会减少。数据选择器面积的减小将直接转变为芯片面积的减小和成本的节约。

实用新型内容

本实用新型提供了一种新型的二选一数据选择器的电路实现，其能够减少二选一数据选择器的晶体管的数量从而减少芯片面积。

根据本实用新型的一个方面，提供了一种二选一数据选择器，包括：或非逻辑电路，被配置为接收选择信号和反相第一输入，并产生中间结果；以及与或非逻辑电路，被配置为接收选择信号、第二输入和或非逻辑电路的中间结果，并产生反相输出。

优选地，在选择信号是逻辑0的情况下，反相输出是反相第一输入，在选择信号是逻辑1的情况下，反相输出是反相第二输入。

优选地，或非逻辑电路包括：第一PMOS晶体管，其栅极端子被配置为接收选择信号，其中，第一PMOS晶体管的源极端子被耦接至电源端子；第二PMOS晶体管，其栅极端子被配置为接收反相第一输入，其源极端子被耦接至第一PMOS晶体管的漏极端子，并且其漏极端子被耦接至第一节点；第一NMOS晶体管，其栅极端子被配置为接收选择信号并且其漏极端子被耦接至第一节点；以及第二NMOS晶体管，其栅极端子被配置为接收反相第一输入并且其漏极端子被耦接至第一节点，其中，第一NMOS晶体管和第二NMOS晶体管中的每一个的源极端子被耦接至接地端子，其中，或非逻辑电路被配置为在第一节点产生中间结果。

优选地，与或非逻辑电路包括：第三PMOS晶体管，其栅极端子被配置为接收或非逻辑电路的中间结果，其中，第三PMOS晶体管的源极端子被耦接至电源端子；第四PMOS晶体管，其栅极端子被配置为接收选择信号，其源极端子被耦接至第三PMOS晶体管的漏极端子，并且其漏极端子被耦接至第二节点；第五PMOS晶体管，其栅极端子被配置为接收第二输入，其源极端子被耦接至第三PMOS晶体管的漏极端子，并且其漏极端子被耦接至第二节点；第三NMOS晶体管，其栅极端子被配置为接收或非逻辑电路的中间结果并且其漏极端子被耦接至第二节点；第四NMOS晶体管，其栅极端子被配置为接收选择信号并且其漏极端子被耦接至第二节点；以及第五NMOS晶体管，其栅极端子被配置为接收第二输入并且其漏极端子被耦接至第四NMOS晶体管的源极端子，其中，第三NMOS晶体管和第五NMOS晶体管中的每一个的源极端子被耦接至接地端子，其中，与或非逻辑电路被配置为在第二节点产生反相输出。

附图说明

当结合附图考虑实施例的以下具体描述时，可以获得对本实用新型内容更好的理解。在各附图中使用了相同或相似的附图标记来表示相同或者相似的部件。各附图连同下面的具体描述一起包含在本说明书中并形成说明书的一部分，用来例示说明本实用新型的实施例和解释本实用新型的原理和优点。

图1示出了二选一数据选择器的真值表。

图2示出了二选一数据选择器的逻辑图。

图3示出了MUX2二选一数据选择器的结构框图。

图4示出了MUXI2二选一数据选择器的结构框图。

图5示出了其中一个输入为反相的二选一数据选择器的结构框图。

图6示出了本实用新型的实施例的二选一数据选择器的结构框图。

图7示出了本实用新型的实施例的二选一数据选择器的CMOS电路图。

具体实施方式