[实用新型]一种芯片、芯片阵列结构及封装模块

说明书

本实用新型属于芯片封装技术领域，涉及一种芯片，所述芯片包括位于芯片表面同一侧的源极区和栅极区；其中，所述源极区与所述栅极区之间设置有一阻隔层，所述阻隔层凸出于所述源极区和所述栅极区的表面。本实用新型还提供了具有所述芯片的芯片阵列结构和封装模块。根据本实用新型提供的芯片以及根据所述芯片阵列结构得到的芯片，在芯片上同一侧的源极区与栅极区之间设置阻隔层，可以在芯片的栅极与源极在固晶和固化过程中阻隔银浆的溢散，防止银浆越过源极区与栅极区之间的沟道，避免芯片发生短路，当芯片进行双面封装时，可保证双面封装模组本身的散热特性，使其具有良好的性能表现，而具有所述芯片的封装模块将具有良好的散热特性，性能更佳。

技术领域

本实用新型属于芯片封装技术领域，尤其涉及一种芯片和具有该芯片的芯片阵列结构及封装模块。

背景技术

目前，伴随着第三代半导体功率器件的功率的增大与尺寸的简化与集成，散热和可靠性仍然是面临的主要难题，使得双面封装相应地面临着较大的工艺难题，目前大部分双面封装采用栅极打线，源漏极烧结的形式完成芯片的固晶过程，栅极打线的形式会增大封装的复杂性及工艺难度，并且也会增大封装后模组的寄生电感。

基于这一情况，许多芯片（例如MOSFET芯片）设计上仍然适配着单面封装的形式，即栅极和源极在芯片的同一面，在同一面对栅极进行同一面的电气互联，双面封装，栅极与源极在采用银浆进行固晶和固化时，需要施加一定的压力，由此会导致银浆溢散，造成栅极与源极之间连通而使芯片发生短路现象,进而影响器件的性能表现，因此亟需一种解决短路问题的方案。

实用新型内容

有鉴于此，本实用新型提供一种结构改进的芯片，以解决现有采用银浆进行栅极和源极烧结时，栅极与源极之间容易因溢散的银浆而连通导致芯片发生短路的问题。此外，本实用新型还提供了具有所述芯片的芯片阵列结构和封装模块。

具体的，本实用新型实施例采用了如下的技术方案。

第一方面，本实用新型提供一种芯片，所述芯片包括位于芯片表面同一侧的源极区和栅极区；

其中，所述源极区与所述栅极区之间设置有一阻隔层，所述阻隔层凸出于所述源极区和所述栅极区的表面。

作为本实用新型可实施的方案，所述阻隔层为光刻胶层、PDMS层或硅胶层。

作为本实用新型可实施的方案，所述阻隔层凸出于所述源极区和所述栅极区表面的高度为0.1毫米至1毫米。

作为本实用新型可实施的方案，所述阻隔层与所述源极区和/或所述栅极区之间具有间隙。

作为本实用新型可实施的方案，所述阻隔层的宽度方向平行于所述芯片表面，且所述宽度方向自所述源极区向所述栅极区延伸，所述阻隔层的宽度至少占所述栅极区和所述源极区之间距离的一半。

作为本实用新型可实施的方案，所述阻隔层凸出于所述芯片表面的高度与所述阻隔层的宽度的比值不大于3。

作为本实用新型可实施的方案，所述阻隔层的长度至少为所述栅极区长度的1.5倍，且所述阻隔层的长度不超过所述芯片的长度。

第二方面，本实用新型还提供一种芯片阵列结构，包括至少一个如上所述的芯片。

作为本实用新型可实施的方案，所述芯片阵列结构包括两个以上所述芯片，各所述芯片呈矩阵式排列，同行或同列的各所述芯片被一个阻隔层整体贯穿。

第三方面，本实用新型还提供一种封装模块，包括表面设置有导电层的第一基板和第二基板，以及至少一个如上所述的芯片，所述芯片以固晶工艺连接于所述第一基板和所述第二基板的导电层，且所述芯片位于所述第一基板和第二基板之间；

其中，所述第一基板和第二基板上分别设置有与所述芯片数量相同的固晶区，至少一个所述固晶区内的导电层开设有与所述阻隔层嵌套配合的沟道。