[实用新型]测试结构

说明书

本申请提供了一种测试结构，该测试结构不包括开关，该测试结构包括：待测试结构，包括多个依次串联的待测试器件组，各待测试器件组包括多个并联的待测试的阻变器件；两个测试电极，分别为第一测试电极和第二测试电极，第一测试电极与待测试结构的一端电连接，第二测试电极与待测试结构的另一端电连接，从而同时检查多个待测试的阻变器件，提高了测试效率，并且测试结构不包括开关，降低了测试成本，并且一个待测试的阻变器件失效会导致待测试结构的阻值大幅降低，使得测试结构对机台精度要求低，进而解决了现有技术中的测试MTJ的方法难以同时达到测试效率高、测试成本较低且对机台精度要求低的问题。

技术领域

本申请涉及存储器件领域，具体而言，涉及一种测试结构。

背景技术

近年来发展迅速的磁性随机存储器MRAM具有优异的特性：克服了SRAM面积大，尺寸微缩后漏电大的缺点；克服了DRAM需要一直进行数据刷新且功耗大的缺点；读写时间短和可读写次数较多，这两个性能比Flash memory的这两个性能优越几个数量级。

MTJ是磁性随机存储器MRAM的核心存储元件，MRAM的读写次数与MTJ器件的寿命直接相关。在研发阶段为了获取MRAM的耐用时间的可靠性分布，确保量产阶段产品的可靠性，需要对大量的MTJ器件进行测试。

现有的测试MTJ器件可靠性的方法包括：测试大量单个器件，通过数据处理得到可靠性分布；通过带有MOS开关的并联结构，同时测试大量器件得到可靠性分布；通过并联结构提高器件组失效率，加速失效得到可靠性分布。

上述的可靠性测试方法存在的缺点分别为：大量单个器件测试所需时间极长；具有MOS的测试结构需要额外的测试Pad，且无法在Short loop进行测试，其由于需要多个MOS管，测试成本较高；并联测试方法在机台精度有限的情况下，并联的器件个数有限，无法极大提高测试效率。

实用新型内容

本申请的主要目的在于提供一种测试结构，以解决现有技术中的测试MTJ的方法难以同时达到测试效率高、测试成本较低且对机台精度要求低这三个要求的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种测试结构，所述测试结构不包括开关，所述测试结构包括：待测试结构，包括多个依次串联的待测试器件组，各所述待测试器件组包括多个并联的待测试的阻变器件；两个测试电极，分别为第一测试电极和第二测试电极，所述第一测试电极与所述待测试结构的一端电连接，所述第二测试电极与所述待测试结构的另一端电连接。

可选地，所述待测试结构中的依次串联的待测试器件组的个数为M，1M≤5。

可选地，各待测试器件组中的并联的所述阻变器件的个数为N，1N≤1000。

可选地，所述测试结构中的任意两个所述阻变器件为相同的所述阻变器件。

可选地，所述阻变器件为MTJ器件。

可选地，所述第一测试电极和所述第二测试电极相同。

可选地，所述第一测试电极和所述第二测试电极不相同。

可选地，所述测试电极为信号地结构。

应用本申请的技术方案，上述测试结构中，将多个包括多个并联的待测试的阻变器件的待测试器件组依次串联，得到待测试结构，待测试结构的一端与第一测试电极电连接，待测试结构的另一端与第二测试电极电连接，从而同时检查多个待测试的阻变器件，提高了测试效率，并且测试结构不包括开关，降低了测试成本，并且一个待测试的阻变器件失效会导致待测试结构的阻值大幅降低，使得测试结构对机台精度要求低，进而解决了现有技术中的测试MTJ的方法难以同时达到测试效率高、测试成本较低且对机台精度要求低的问题。

附图说明