[实用新型]一种可约束范围的计数器

说明书

本实用新型提供一种可约束范围的计数器，包括：选择器、可逆计数器和约束范围电路，所述选择器与可逆计数器连接，可逆计数器与约束范围电路连接，约束范围电路与选择器连接；可逆计数器输出到约束范围电路，约束范围电路输出信号C和N到选择器，控制选择器输出信号IN或信号N到可逆计数器，使可逆计数器不超过约束范围电路设置的计数范围。

技术领域

本实用新型涉及集成电路领域，更具体地，涉及一种可约束范围的计数器。

背景技术

在数字系统中使用的最多的时序电路要算是计数器了，计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的触发器构成。

为了保证计数不会产生溢出导致的计数错误以及在某些应用中需要从某一时刻开始处计数，我们需要对计数的范围进行约束。

因此，本实用新型提出一种可约束范围的计数器。

实用新型内容

本实用新型的目的在于，提出一种可约束范围的计数器。

本实用新型为了简化设计以及考虑元器件的成本、常见性和可替换性，使用基本的与或门模块结合计数器，设计一个可约束计数范围的计数器。本申请人在此基础上完成本实用新型。

一种可约束范围的计数器，包括：选择器、可逆计数器和约束范围电路，所述选择器与可逆计数器连接，可逆计数器与约束范围电路连接，约束范围电路与选择器连接；可逆计数器输出到约束范围电路，约束范围电路输出信号C和N到选择器，控制选择器输出信号IN或信号N到可逆计数器，使可逆计数器不超过约束范围电路设置的计数范围。

进一步的，可逆计数器输出的二进制数反馈至约束范围电路，信号C和N为约束范围电路的输出，可逆计数器正常工作时，信号C为0(低电平)，选择器选择输出信号I N到可逆计数器，可逆计数器超过计数范围时，约束范围电路输出的信号C为1(高电平)，选择器选择约束范围电路输出的信号N输出到可逆计数器，调节可逆计数器的计数范围，使可逆计数器不超过约束范围电路设置的计数范围。

进一步的，信号C是选择信号。

进一步的，信号I N为0时，可逆计数器执行减计数，信号I N为1时，计数器执行加计数。

进一步的，所述约束范围电路的约束范围为满量程范围、或满量程范围内的任意约束范围。

进一步的，所述可逆计数器的电路中的Reset为复位信号，在计数器工作之前会进行上电复位。

进一步的，所述可约束范围的计数器的位数≥1。

进一步的，本实用新型例如8位可约束范围的计数器，当约束范围为07-F8，电路图如图3-4所述，其中，图2为图3-4的可约束范围的计数器的可逆计数器部分的电路图，其输出信号N、C端的表达为公式M1：

其中，Qn为第n个D触发器的Q端输出。

信号C是选择信号，由Q7:3控制，可逆计数器正常工作时，约束范围电路输出的信号C为0(低电平)，选择器选择信号IN输出到可逆计数器，控制着计数器的加功能或减功能，其中，DFF0～DFF7为8个触发器用来存储计数器中8位二进制数，当IN信号为0的时候，Q7:0就会从XX值来一个时钟的上升沿减一次1，当IN信号为1的时候，Q7:0就会从XX值来一个时钟的上升沿加一次1。