[实用新型]一种基于AD9364射频芯片的卫星地面通信电路

说明书

本发明公开了一种基于AD9364射频芯片的卫星地面通信电路，所述的卫星地面通信电路包括AD9364射频芯片、FPGA基带处理器、ARM整机控制器、时钟电路、电源电路、射频信号发射电路和射频信号接收电路，在卫星地面通信电路中设置AD9364射频芯片，通过FPGA基带处理器连接ARM整机控制器，通过ARM整机控制器经由FPGA基带处理器向AD9364射频芯片发送控制命令，驱动AD9364射频芯片的射频信号发送与接收，同时通过在ARM整机控制器上设置与上位机连接的数据传输端口，用以上位机对接收数据的查阅以及发送数据的输入，该电路设计简单，体积小，能够满足用户设备小型化的需求。

技术领域

本发明涉及卫星通信技术领域，尤其涉及一种基于AD9364射频芯片的卫星地面通信电路。

背景技术

传统的射频信道设计中，接收部分包括频综单元、接收单元；发射部分包括激励单元、频综单元、功放单元。单就频综的设计就包括频率合成器、压控振荡器、环路滤波器等一系列电路，电路复杂，体积庞大，难以适应用户设备小型化的要求。

AD9364是一款高性能、高集成度的零中频射频捷变收发器，完成基带I,Q信号和射频信号的转换，该器件具有很高的可编程型和宽带能力，集RF前端与灵活的混合信号基带部分为一体，工作频率为70MHz至6GHz，可支持带宽范围为200kHz至56MHz。拥有相互独立的收发链路，支持TDD和FDD两种模式。片内集成了频率合成器，ADC/DAC模块，多种模式的AGC，模拟滤波，数字CIC滤波器和低通滤波器为一体，提供多种模式可配置的数字接口，使得该芯片可在不同的带宽，速率和模式下工作。本方案在充分考虑技术指标的及用户的应用需求的基础上，将高集成度小体积作为设计的重点。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提供一种基于AD9364射频芯片的卫星地面通信电路，旨在解决现有技术中存在的传统射频信道电路复杂，体积庞大，难以适应用户设备小型化的要求的技术问题。

为实现上述目的，本发明提供一种基于AD9364射频芯片的卫星地面通信电路，所述的卫星地面通信电路包括AD9364射频芯片、FPGA基带处理器、ARM整机控制器、时钟电路、电源电路、射频信号发射电路和射频信号接收电路；

优选的，所述FPGA基带处理器通过数据线与控制线连接ARM整机控制器和AD9364射频芯片，由ARM整机控制器向FPGA基带处理器发送驱动AD9364射频芯片的控制命令，并实现信号数据在AD9364射频芯片与射频信号发射电路以及AD9364射频芯片与射频信号接收电路之间的发射与接收；

优选的，所述射频信号发射电路连接AD9364射频芯片的信号输出端，将AD9364射频芯片输出的射频信号处理为上行信号进行发射；所述射频信号接收电路连接AD9364射频芯片的信号输入端，将接收的下行信号进行处理后作为AD9364射频芯片的输入射频信号；

优选的，所述电源电路的电源输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的电源输入端；

优选的，所述时钟电路的时钟信号输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的时钟信号输入端。

优选的，所述时钟电路包括晶振和时钟芯片；所述晶振的输出端连接时钟芯片的输入端，为所述时钟芯片提供标准原时钟信号；所述时钟芯片的三个输出端分别连接AD9364射频芯片、FPGA基带处理器、ARM整机控制器的时钟信号输入端，为所述AD9364射频芯片、FPGA基带处理器、ARM整机控制器提供参考时钟。

优选的，所述晶振的控制输入端连接AD9364射频芯片的DAC控制输出端，用以接收AD9364射频芯片内置DAC电路的辅助控制信号，输出预设的源时钟晶振信号。