[实用新型]一种上电时序检测装置

说明书

本实用新型提供一种结构简单、成本低且时间分辨率高的上电时序检测装置。它包括2n路缓冲器（1）、n路模拟开关（2）、n路比较器（3）、n路DAC（4）、1路ADC（5）和MCU（6），每两路缓冲器分别与其中一路待测输入信号对应连接，其中n路缓冲器的输出端与n路模拟开关的输入端相连接，另外n路缓冲器的输出端与n路比较器的正相输入端相连接，n路模拟开关的输出端与ADC的输入端相连接，ADC与MCU的SPI口连接，n路DAC的输入端与MCU相连接，n路DAC的输出端分别与n路比较器的负相输入端相连接，n路比较器的输出端与MCU的触发点相连接。本实用新型可应用于测试领域。

技术领域

本实用新型涉及测试领域，尤其涉及一种上电时序检测装置。

背景技术

随着技术的进步和大规模集成电路的应用，芯片的上电时序成为了产品的一项重要的检测指标。在对产品做功能测试时，经常会需要对被测产品的上电时序进行测量，以检测被测产品的电源工作是否正常。芯片的上电时序不正常，会导致产品工作异常甚至损坏，所以需要对产品的上电时序进行检测。

现有技术的上电时序检测主要是以下两种方式：

（1）用示波器抓取数据的方式

采用示波器的优点是电压采集时间分辨率高，图形显示容易识别。其缺点是示波器体积大，成本高，需要依赖人的经验进行判别，不易实现批量化检测。

（2）采用ADC采集后再进行解析的方式

采用ADC采集的优点是体积小，判别不依赖人工。缺点是在需要高时间分辨率的场合需要更高采样速率，而提高整个采样电路的采样速率会导致硬件成本大幅增加。

实用新型内容

本实用新型所要解决的技术问题是克服现有技术的不足，提供一种结构简单、成本低且时间分辨率高的上电时序检测装置。

本实用新型所述上电时序检测装置所采用的技术方案是，本实用新型中，设定所述上电时序检测装置对n路上电时序待测信号进行检测，它包括2n路缓冲器、n路模拟开关、n路比较器、n路DAC、1路ADC和MCU，每两路所述缓冲器分别与其中一路待测输入信号对应连接，其中n路所述缓冲器的输出端与n路所述模拟开关的输入端相连接，另外n路所述缓冲器的输出端与n路所述比较器的正相输入端相连接，n路所述模拟开关的输出端与所述ADC的输入端相连接，所述ADC与所述MCU的SPI口连接，所述模拟开关的通道选择位与所述MCU的GPIO口相连接，n路所述DAC的输入端与所述MCU相连接，n路所述DAC的输出端分别与n路所述比较器的负相输入端相连接，n路所述比较器的输出端与所述MCU的触发点相连接，所述MCU与外围的上位机相连接，其中n为上电时序待测信号数量。

进一步地，上电时序待测信号为上电电压信号。

本实用新型的有益效果是：本实用新型中，利用缓冲器对上电时序待测信号进行缓冲过滤去噪，MCU通过n路所述DAC设置好每个输入通道的触发电压，并在第一个通道触发的时刻开启计时器，当第二个通道触发时，记录当前时间T1，当第三个通道触发时，记录当前时间为T2，依此，直到第n个通道触发完毕，得到n-1个时间；将信号输入到模拟开关后，MCU通过通道选择位选择信号的输入通道，然后通过SPI口启动ADC进行模数转换并读取模数转换的值，再将模数转换的值存到上位机，数据采集完成后上位机通过解析数据恢复上电时序待测信号的波形，此时，以任意两个时间差和波形幅值大小作为上电时序的判定依据，测得设备的上电时序；本实用新型采用硬件触发的方式解决高时间分辨率下的时间测量问题，可以在不提高ADC采样速率的前提下实现对上电时序的精确测量。采用硬件触发的方式可以实现更高的时间分辨率，同时不需要提高ADC的采样率，降低了硬件成本和设计难度。

附图说明

图1是本实用新型的原理结构框图。

具体实施方式