[实用新型]一种虚拟仿真设备电源保护电路

说明书

本实用新型提供一种虚拟仿真设备电源保护电路，包括以下：FPGA器件输入端I/O引脚Pin、二极管D1和二极管D2；所述二极管D1的负极与电源端VDD电性连接；所述二极管D1的正极与二极管D2的负极电性连接；所述二极管D2的正极接地；所述FPGA器件输入端I/O引脚Pin接二极管D1的正极；本实用新型提供的有益效果是：使虚拟设备的引脚电位范围限制在一定范围内，不会过高或者过低，从而保护设备电源。

技术领域

本实用新型涉及电子电路领域，尤其涉及一种虚拟仿真设备电源保护电路。

背景技术

虚拟仿真设备上，FPGA核心板和底板之间，通过排线连接，由于FPGA核心板提供丰富的I/O引脚，同时也提供多种电压输出，当发生I/O引脚的误操作时，很容易因为引脚上的电压过高或过低使得设备电压异常，导致设备损坏。现有方案通过串联限流电阻来做电源保护，但这样影响I/O口输出电阻阻抗匹配。

实用新型内容

有鉴于此，本实用新型针对上述问题，提供了一种虚拟仿真设备电源保护电路，对FPGA器件的I/O引脚的电位进行限制，使其不大于或者不小于参考端的值，该点的电位是可变的，不会影响I/O引脚的正常使用；所述一种虚拟仿真设备电源保护电路，包括以下：

FPGA器件输入端I/O引脚Pin、二极管D1和二极管D2；所述二极管D1的负极与电源端VDD电性连接；所述二极管D1的正极与二极管D2的负极电性连接；所述二极管D2的正极接地；所述FPGA器件输入端I/O引脚Pin接二极管D1的正极。

本实用新型提供的有益效果是：使虚拟设备的引脚电位范围限制在一定范围内，不会过高或者过低，从而保护设备电源。

附图说明

图1是本实用新型一种虚拟仿真设备电源保护电路结构示意图；

图2是本实用新型实施例中外部输入信号接口J1；

图3是本实用新型外部输入信号接口保护电路；

图4是本实用新型外部输入信号经由保护电路的输出接口J2。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地描述。

请参考图1，本实用新型的实施例提供了一种虚拟仿真设备电源保护电路，包括以下：

FPGA器件输入端I/O引脚Pin、二极管D1和二极管D2；所述二极管D1的负极与电源端VDD电性连接；所述二极管D1的正极与二极管D2的负极电性连接；所述二极管D2的正极接地；所述FPGA器件输入端I/O引脚Pin接二极管D1的正极；

当Pin点的电位U_Pin大于或者等于(VDD+u_D)时，此时D1会导通而将pin点的电位限制在VDD+u_D，D2截止；u_D为二极管两端的电压；

当Pin点的电位在范围(GND-u_D)Upin(VDD+uD)时，D1截止，D2截止；

当Pin点的电位U_pin小于或者等于(GND-u_D)时，D1截止，D2会导通而将Pin点的电位限制在(GND-u_D)；

请参考图2、图3和图4，图2是本实用新型外部输入信号的接口J1；外部输入信号，经由图3所示的接口保护电路，最终由图4的接口J2输出；

外部信号通过J1的2脚至19脚通过跳线输入，经由图3中各个对应引脚的保护电路输出，最后通过图4的接口J2引出，得到经过输出保护后的输入信号。