[实用新型]一种芯片角落封装电路

说明书

本实用新型提供了一种芯片角落封装电路，其包括：包括多个接地单元，多个IO单元和多个电源单元，其特征在于，还包括：一用于封装的引线框架芯片基岛；接地单元、IO单元和电源单元依次间隔设置，并通过四个总线连接；所述芯片位于引线框架芯片基岛之上，所述芯片角落的接地单元通过金属打线与引线框架芯片基岛连接；芯片的封装接地引脚通过金属打线与所述引线框架芯片基岛连接。本实用新型实现共地封装的设计效果，提高封装后整体产品的电可靠性。

技术领域

本实用新型涉及半导体技术领域，尤指一种芯片角落封装电路。

背景技术

芯片随着制造的演进，元件的尺寸已缩减到深亚微米阶段。在传统的芯片设计中，出于产品ESD等可靠性因素的考虑，往往将芯片输入输出的IO Cell，设计成芯片最外层的一个环状IO ring。

传统的芯片设计中，IO ring的结构如图1所示，其中芯片4个角落的corner cell，将芯片IO ring的4条边上的各种类型的IO cell，包括电源cell和接地cell连接起来，使得IO ring中各cell的电源和地线构成了一个闭合的环形。除此之外，corner cell并不参与IO的其他功能，其所占据的四个角落的面积，并未得到充分利用。图2显示的是传统的IOcorner cell的设计，其中并无电路器件，图3是传统的IO corner cell的版图示意图，显示了传统的IO corner cell将芯片IO环中的pre-driver电源和地(VDD和VSS)以及post-driver电源和地(VDDIO和VSSIO)的4根bus连接贯通。另外，如图4所示的封装打线示例，图中的细圆圈框选中的线条是电源的打线，未使用圆圈框选中的线条是地的打线，加粗圆圈框选中的线条是各个信号的打线，从图4中可以看出，地线封装有两处，合计四个groundcell被封装打线引到封装引脚。采用这种封装方式布线，虽然简易直接，但整体产品的电可靠性较低。

发明内容

本实用新型的目的是提供一种芯片角落封装电路，实现共地封装的设计效果，提高封装后整体产品的电可靠性。

本实用新型提供的技术方案如下：

本实用新型提供一种芯片角落封装电路，包括多个接地单元，多个IO单元和多个电源单元，还包括：一用于封装的引线框架芯片基岛；

接地单元、IO单元和电源单元依次间隔设置，并通过四个总线连接；

所述芯片位于引线框架芯片基岛之上，所述芯片的接地单元通过金属打线与引线框架芯片基岛连接；

芯片的封装接地引脚通过金属打线与所述引线框架芯片基岛连接。

本实用新型还提供一种芯片角落封装电路，包括多个IO单元和多个电源单元，还包括：一用于封装的引线框架芯片基岛和多个拐角接地单元；

多个拐角接地单元分别设置于芯片的各角落，且多个拐角接地单元通过四条总线首尾相连；

相连两个拐角接地单元之间设有多个IO单元和多个电源单元，多个IO单元和多个电源单元通过四条总线相连；

所述芯片位于引线框架芯片基岛之上，所述芯片角落的接地单元通过金属打线与引线框架芯片基岛连接；

芯片的封装接地引脚通过金属打线与所述引线框架芯片基岛连接。

进一步的，所述拐角接地单元包括：内核接地子单元；

所述内核接地子单元包括第一接合焊盘，所述第一接合焊盘通过内核接地总线依次与各电源单元和IO单元连接。

进一步的，所述拐角接地单元包括：IO接地子单元；

所述IO接地子单元包括第二接合焊盘，所述第二接合焊盘通过IO接地总线依次与各电源单元和IO单元连接。