[实用新型]一种基于FPGA的数据采集系统

权利要求书

1.一种基于FPGA的数据采集系统，其特征在于，包括：顶层控制器模块、I2C控制配置模块、I2S时序接口模块、时钟分频模块、I2C时序接口模块、WM8731模块、I2S数据转模块、FIFO缓存模块、SRAM控制器模块，所述顶层控制器模块分别通信连接所述I2C控制配置模块、所述I2S时序接口模块、所述时钟分频模块，所述时钟分频模块通信连接所述I2S时序接口模块，所述I2C控制配置模块通信连接所述I2C时序接口模块，所述I2S时序接口模块与所述I2C时序接口模块分别通信连接所述WM8731模块，所述WM8731模块分别通信连接所述I2S数据转模块和所述SRAM控制器模块，所述I2S数据转模块通信连接所述FIFO缓存模块，所述FIFO缓存模块通信连接所述SRAM控制器模块。

2.根据权利要求1所述的基于FPGA的数据采集系统，其特征在于，录音时，音频数据从MIC或LineIn输入，由所述WM8731模块进行A/D转换，输出的串行数据由所述I2S时序接口模块经所述FIFO缓存模块传送给所述SRAM控制器模块，将语音信号存储起来。

3.根据权利要求1所述的基于FPGA的数据采集系统，其特征在于，放音时，所述SRAM控制器模块中的数据由所述FIFO缓存模块经所述I2S数据转模块传送给所述WM8731模块，再由所述WM8731模块进行D/A转换，经Line Out输出。

4.根据权利要求1所述的基于FPGA的数据采集系统，其特征在于，所述SRAM控制器模块采用IS61WV1024ALL芯片。