[实用新型]一种有源-无源噪声整形逐次逼近ADC

权利要求书

1.一种有源-无源噪声整形逐次逼近ADC，其特征是，由DAC电容阵列DAC1和DAC2、有源-无源噪声整形模块、六输入比较器COMP、逐次逼近逻辑模块SAR、时钟生成模块CKG和基准电压生成模块BGVG组成；其中有源-无源噪声整形模块包括无源积分器PINT1和正反馈有源-无源积分器APINT2；

信号输入同相端VINP连接DAC电容阵列DAC1的信号输入端SGI1，信号输入反相端VINN连接DAC电容阵列DAC2的信号输入端SGI2；DAC电容阵列DAC1的输出端DO1连接无源积分器PINT1的同相输入端RESP和六输入比较器COMP的第一同相输入端P1；DAC电容阵列DAC2的输出端DO2连接无源积分器PINT1的反相输入端RESN和六输入比较器COMP的第一反相输入端N1；无源积分器PINT1的反相输出端PT1ON连接正反馈有源-无源积分器APINT2的反相输入端G2IN和六输入比较器COMP的第二反相输入端N2；无源积分器PINT1的同向输出端PT1OP连接正反馈有源-无源积分器APINT2的同相输入端G2IP和六输入比较器COMP的第二同相输入端P2；正反馈有源-无源积分器APINT2的同相输出端AT2OP连接到六输入比较器COMP的第三同相输入端P3；正反馈有源-无源积分器APINT2的反相输出端AT2ON连接到六输入比较器COMP的第三反相输入端N3；六输入比较器COMP的输出端连接逐次逼近逻辑模块SAR的输入端，逐次逼近逻辑模块SAR的同相输出端SARP连接回DAC电容阵列DAC1的反馈输入端FBI1，逐次逼近逻辑模块SAR的反相输出端SARN连接回DAC电容阵列DAC2的反馈输入端FBI2；数字输出总线DOUT从逐次逼近逻辑模块SAR引出；全局时钟信号CLK连接到时钟生成模块CKG的输入端CK；

时钟生成模块CKG的输出端KFS共同连接到DAC电容阵列DAC1和DAC电容阵列DAC2的采样时钟输入端FS；时钟生成模块CKG的输出端KRES连接到无源积分器PINT1的余差采样时钟输入端Φ_RES；时钟生成模块CKG的输出端K1分别连接到无源积分器PINT1的一阶积分时钟输入端Φ₁和正反馈有源-无源积分器APINT2的一阶积分时钟输入端Φ₁；时钟生成模块CKG的输出端K2连接到正反馈有源-无源积分器APINT2的二阶积分时钟输入端Φ₂；时钟生成模块CKG的输出端KCMP连接到六输入比较器COMP的时钟输入端COMPCLK；基准电压生成模块BGVG的输出端BGVCM连接到无源积分器PINT1的共模电压输入端VCM；基准电压生成模块BGVG的输出端BGVB连接到正反馈有源-无源积分器APINT2的偏置电压输入端VB。

2.根据权利要求1所述的一种有源-无源噪声整形逐次逼近ADC，其特征是，无源积分器PINT1由开关I1～I8和电容C1～C4组成；

开关I1的一端形成无源积分器PINT1的同相输入端RESP，开关I1另一端连接电容C1的上极板和开关I3的一端；开关I2一端形成无源积分器PINT1的反相输入端RESP，开关I2另一端连接电容C2的上极板和开关I4的一端；开关I5和I7的一端与电容C1的下极板连接；开关I6和I8的一端与电容C2的下极板连接；开关I7的另一端与电容C3的上极板相连后形成无源积分器PINT1的反相输出端PT1ON；开关I8的另一端与电容C4的上极板相连后形成无源积分器PINT1的同相输出端PT1OP；开关I3、I4、I5和I6的另一端形成无源积分器PINT1的共模电压输入端VCM；开关I1、I2、I5和I6的控制端形成无源积分器PINT1的余差采样时钟Φ_RES；开关I3、I4、I7和I8的控制端形成无源积分器PINT1的一阶积分时钟输入端Φ₁；电容C3和C4的下极板接地GND。

3.根据权利要求1所述的一种有源-无源噪声整形逐次逼近ADC，其特征是，正反馈有源-无源积分器APINT2由电阻R1～R2、PMOS晶体管MP1～MP6、开关I9～I12、电容C5～C8和共模反馈模块CMFB组成；

共模反馈模块CMFB的输入端形成正反馈有源-无源积分器APINT2的偏置电压输入端VB；PMOS晶体管MP1的栅极形成正反馈有源-无源积分器APINT2的同相输入端G2IP，PMOS晶体管MP1的源极与PMOS晶体管MP2的源极和PMOS晶体管MP3的漏极连接，PMOS晶体管MP1的漏极与电阻R1一端和PMOS晶体管MP5的漏极连接；PMOS晶体管MP2的栅极形成正反馈有源-无源积分器APINT2的反相输入端G2IN，PMOS晶体管MP2的源极与PMOS晶体管MP1的源极和PMOS晶体管MP3的漏极连接，PMOS晶体管MP2的漏极与电阻R2一端和PMOS晶体管的MP4漏极连接；PMOS晶体管MP3的源极连接到电源VDD，PMOS晶体管MP3的栅极连接到共模反馈模块CMFB的输出端VCMFB，PMOS晶体管MP3的漏极连接到PMOS晶体管MP1和MP2的源极；PMOS晶体管MP4的栅极、电容C8的上极板和开关I12的一端相连后形成正反馈有源-无源积分器APINT2的反相输出端AT2ON，PMOS晶体管MP4的源极与PMOS晶体管MP5的源极和PMOS晶体管MP6的漏极链接，PMOS晶体管MP4的漏极与电阻R2的一端、PMOS晶体管MP2的漏极和开关I9一端连接；PMOS晶体管MP5的栅极、电容C7的上极板和开关I11的一端相连后形成正反馈有源-无源积分器APINT2的同相输出端AT2OP，PMOS晶体管MP5的源极与PMOS晶体管MP4的源极和PMOS晶体管MP6的漏极链接，PMOS晶体管MP5的漏极与电阻R1的一端、PMOS晶体管MP1的漏极和开关I10一端连接；PMOS晶体管MP6的源极连接到电源VDD，PMOS晶体管MP6的栅极连接到共模反馈模块CMFB的输出端VCMFB，PMOS晶体管MP6的漏极连接到PMOS晶体管MP4和MP5的源极；开关I9和I10的控制端形成正反馈有源-无源积分器APINT2的一阶积分时钟输入端Φ₁；开关I11和I12的控制端形成正反馈有源-无源积分器APINT2的二阶积分时钟输入端Φ₂；开关I9的另一端连接电容C5的上极板和开关I11的另一端；开关I10的另一端连接电容C6的上极板和开关I12的另一端；电阻R1和R2的另一端以及电容C5-C8的下极板接地GND。