[实用新型]双通道栅极驱动电路和双通道栅极驱动芯片

权利要求书

1.一种双通道栅极驱动电路，其特征在于，包括第一检测控制电路、第二检测控制电路、并联检测电路、预驱动电路、第一上拉桥臂、第一下拉桥臂、第二上拉桥臂和第二下拉桥臂；

所述第一检测控制电路和所述第二检测控制电路均分别与所述并联检测电路和所述预驱动电路电性连接，所述预驱动电路还分别与所述第一上拉桥臂、所述第二上拉桥臂、所述第一下拉桥臂和所述第二下拉桥臂电性连接，所述第一上拉桥臂和第一下拉桥臂的连接节点为所述双通道栅极驱动电路的第一信号输出端，所述第二上拉桥臂和第二下拉桥臂的连接节点为所述双通道栅极驱动电路的第二信号输出端；

所述第一检测控制电路，用于对接收到的第一电平信号进行电平检测，并输出第一PWM信号至所述并联检测电路和所述预驱动电路；

所述第二检测控制电路，用于对接收到的第二电平信号进行电平检测，并输出第二PWM信号至所述并联检测电路和所述预驱动电路；

所述预驱动电路，用于对所述第一PWM信号进行功率放大，并输出两路相位相反的PWM信号至所述第一上拉桥臂和所述第一下拉桥臂，以及对所述第二PWM信号进行功率放大，并输出两路相位相反的PWM信号至所述第二上拉桥臂和所述第二下拉桥臂；

所述并联检测电路，用于对所述第一PWM信号和所述第二PWM信号进行相位重叠检测，当检测到相位重叠时输出使能信号至所述第一检测控制电路和所述第二检测控制电路，以控制所述第一检测控制电路和所述第二检测控制电路分别增加预设大小的死区时间延时输出所述第一PWM信号和所述第二PWM信号，以及未检测到相位重叠时截止输出使能信号。

2.如权利要求1所述的双通道栅极驱动电路，其特征在于，所述并联检测电路包括第一边沿触发电路、第二边沿触发电路、并联检测计数电路、开关周期计数电路和并联判断锁存电路；

所述第一边沿触发电路的信号输入端与所述开关周期计数电路的第一信号输入端和所述第一检测控制电路的信号输出端连接，所述第二边沿触发电路的信号输入端与所述开关周期计数电路的第二信号输入端和所述第二检测控制电路的信号输出端连接，所述第一边沿触发电路的信号输出端与所述并联检测计数电路的第一信号输入端连接，所述第二边沿触发电路的信号输出端与所述并联检测计数电路的第二信号输入端连接，所述并联检测计数电路的信号输出端与所述并联判断锁存电路的第一信号输入端连接，所述开关周期计数电路的信号输出端与所述并联判断锁存电路的第二信号输入端连接，所述并联判断锁存电路的信号输出端分别与所述第一检测控制电路的受控端和所述第二检测控制电路的受控端连接；

所述第一边沿触发电路，用于检测所述第一PWM信号的每个周期的上升沿并输出第一脉冲信号；

所述第二边沿触发电路，用于检测所述第二PWM信号的每个周期的上升沿并输出第二脉冲信号；

所述并联检测计数电路，用于对每个周期的所述第一脉冲信号和所述第二脉冲信号进行重叠检测，当检测到每个周期内的所述第一脉冲信号和所述第二脉冲信号均出现重叠时输出第一计数信号，当检测到每个周期内的所述第一脉冲信号和所述第二脉冲信号未出现重叠时输出第二计数信号；

所述开关周期计数电路，用于对所述第一PWM信号和所述第二PWM信号进行开关周期计数，并在计数到预设个数周期时输出第三计数信号；

所述并联判断锁存电路，用于：

接收到所述第三计数信号时对所述并联检测计数电路输出的信号进行检测判断；

当接收到所述第一计数信号时输出使能信号至所述第一检测控制电路和所述第二检测控制电路；

当接收到所述第二计数信号时截止输出使能信号至所述第一检测控制电路和所述第二检测控制电路。

3.如权利要求1所述的双通道栅极驱动电路，其特征在于，所述第一检测控制电路包括第一输入检测电路和第一死区时间控制电路；

所述第一输入检测电路的信号输入端为所述第一检测控制电路的信号输入端，所述第一输入检测电路的信号输出端与所述第一死区时间控制电路的信号输入端连接，所述第一死区时间控制电路的信号输出端为所述第一检测控制电路的信号输出端；

所述第一输入检测电路，用于将所述第一电平信号与电平阈值进行比较，并输出第一电平检测信号；

所述第一死区时间控制电路，用于将所述第一电平检测信号进行电平处理并输出第一PWM信号至所述并联检测电路和所述预驱动电路，并根据所述使能信号增加预设大小的死区时间延时输出所述第一PWM信号。