[实用新型]一种高速开关电路及开关瞬态中断的测试设备

权利要求书

1.一种高速开关电路，其特征在于，所述电路包括驱动电路、电平转换电路、电压输入端滤波电路和三极管端滤波电路，

所述驱动电路包括NPN型三极管Q2、NMOS管Q3、稳压二极管D2、电容C4、电阻R6、电阻R1、电阻R5和电阻R3，所述NMOS管Q3的栅极与电阻R5的一端连接，所述电阻R5的另一端为外部驱动信号的输入端，所述NMOS管Q3的源极接地，所述NMOS管Q3的漏极与电阻R1的一端连接；所述NPN型三极管Q2的基极通过电容C4与所述NMOS管Q3的漏极连接，所述NPN型三极管Q2的集电极与外部电源的电压输入端和待驱动的PMOS管Q1的源极连接，所述NPN型三极管Q2的发射极与电阻R1的另一端和待驱动的PMOS管Q1的栅极连接，所述待驱动的PMOS管Q1的漏极为电压输出端；所述电阻R6并接在所述NPN型三极管Q2的集电极与发射极之间，所述电阻R3并接在所述NMOS管Q3的栅极与源极之间；所述稳压二极管D2的阳极与所述NPN型三极管Q2的发射极连接，所述稳压二极管D2的阴极与所述NPN型三极管Q2的基极连接；

所述电平转换电路与所述外部驱动信号的输入端连接；

所述电压输入端滤波电路与所述电压输入端相连；

所述三极管端滤波电路与所述NPN型三极管Q2的集电极相连。

2.根据权利要求1所述的高速开关电路，其特征在于，所述电平转换电路包括隔离式栅极驱动器U1、IDC连接器CN1、栅栏式接线端子U2、电容C3、电容C7、电容C9和电容C12，所述IDC连接器CN1与隔离式栅极驱动器U1的输入端相连，所述电容C12的一端接隔离式栅极驱动器U1的输入端，另一端接地，隔离式栅极驱动器U1的输出端接所述外部驱动信号的输入端，所述电容C3一端接隔离式栅极驱动器U1的输出端，另一端接地，所述电容C9和电容C7并联，且两者的一端均接隔离式栅极驱动器U1的输入电压端及栅栏式接线端子U2其中一端口1，另一端及栅栏式接线端子U2的另一端口2均接地。

3.根据权利要求1所述的高速开关电路，其特征在于，所述电压输入端滤波电路包括栅栏式接线端子U3、极性电容C11、极性电容C6和电容C5，所述栅栏式接线端子U3的端口2接地，极性电容C11、极性电容C6和电容C5三者并联，且三者的正极均接栅栏式接线端子U3的端口1及所述电压输入端，负极均接地。

4.根据权利要求1所述的高速开关电路，其特征在于，所述三极管端滤波电路包括极性电容C10和电容C1，所述极性电容C10的正极接NPN型三极管Q2的集电极，负极接地，所述电容C1的一端接极性电容C10的正极，另一端接性电容C10的负极。

5.根据权利要求1所述的高速开关电路，其特征在于，所述驱动电路还包括稳压二极管D3，所述稳压二极管D3的阳极与所述NMOS管Q3的漏极连接，所述稳压二极管D3的阴极与所述NPN型三极管Q2的发射极连接。

6.根据权利要求1所述的高速开关电路，其特征在于，所述电路还包括栅栏式接线端子U4和电阻R2，所述栅栏式接线端子U4的端口1接所述电压输出端，所述电阻R2的一端接电压输出端，所述电阻R2的另一端、栅栏式接线端子U4的端口2均接地。

7.一种开关瞬态中断的测试设备，其特征在于，所述测试设备包括上位机PC、与上位机PC相连的FPGA系统板和与所述FPGA系统板相连的高速开关板，所述高速开关板与电压输入端和电压输出端相连，所述高速开关板包括上述权利要求1～6任意一项所述的高速开关电路。

8.根据权利要求7所述的开关瞬态中断的测试设备，其特征在于，所述上位机PC、FPGA系统板和高速开关板均为模块化的且均为可拆卸式的。

9.根据权利要求7所述的开关瞬态中断的测试设备，其特征在于，所述高速开关板的上升沿和下降沿200纳秒以内的高速通断。

10.根据权利要求7所述的开关瞬态中断的测试设备，其特征在于，所述上位机PC、FPGA系统板和高速开关板安装在一金属盒内。