[实用新型]一种高速宽带信号采集处理模块

权利要求书

1.一种高速宽带信号采集处理模块，其特征在于，所述信号采集处理模块包括；主机模块，信号采集处理模块，备份槽，储存模块；所述主机模块采用4组PCIe分别与信号采集处理模块和备份槽互联；所述信号采集处理模块是外接2张高速存储模块；所述备份槽包括用于信号处理的备份槽一和用于储存和信号处理备份槽二；所述储存模块是两组独立宽存储。

2.根据权利要求1所述的高速宽带信号采集处理模块，其特征在于，所述的备份槽采用SRIOX16卡口，两张卡口之间的总线宽支持8Gbyte。

3.根据权利要求1所述的高速宽带信号采集处理模块，其特征在于，所述储存模块与处理板之间接口是P1连接4组4X GTH接口，满足SRIO规范，用于高速数据存储，P2连接1组4XGTH接口，满足PCIe 2.0规范；P3连接16对LVDS，用于各槽位之间互联。

4.根据权利要求3所述的高速宽带信号采集处理模块，其特征在于，所述的处理板包括母板和背板和前面板，背板和前背板是外扩展板，位于母板上采用插拔式卡槽连接，其中；

母板上的主芯片为XILINX公司XCKU115-2FLVF1924I，2片；

两片主芯片之间GTH为20宽，单lane速度≥10Gbps；

两片主芯片之间的LVDS为32宽，单线速度≥400Gbps，双沿与储存模块之间的SRLO为4组x4位宽p1，单lane速度≥6.25Gbps，与扩展板之间的SRLO为4组x4位宽p5，单线速度≥6.25Gbps；

两片主FPGA都外挂两组独立32bit的DDR4，方便乒乓数据缓存和信号处理；

FPGA与FMC+高速采集模块之间不低于44路高速GTH接口分配到两个FMC+；

背板具有11组独立的SPI口、2路RS232串口、1路LVTTL秒脉冲、16路GPIO接口和电源接口；

前面板J30J调试接口包括：3片FPGA的JTAG、1路RS232接口、1路千兆以太网接口；

与背板之间的接口；

与VPX-P0之间的电气接口；

P2连接1组4X GTH接口；

P2连接1路TTL-3.3V秒脉冲输入；

P2连接2路RS232接口；

P3、P4分别连接8位TTL_5V GPIO接口，共组成16bit GPIO总线,P3连接1组四线SPI接口，TTL_3.3V电平；

P4连接10组四线SPI接口，TTL_3.3V电平；

前面板接口，板载FPGA、SOC的JTAG接口。