[实用新型]一种电平位移电路

权利要求书

1.一种电平位移电路，其特征在于，所述电路包括VDD为芯片电源，GND为芯片地；HB为半桥高边侧浮动电源；HS为半桥高边侧浮动地；N1、N2为承受半桥高压的MOS；电阻R1、R2为产生电压差的两个电阻；三极管Q1、Q2、Q3、Q4组成两组电流镜；三极管Q5为一路电流源，分别为Q1支路或Q3支路提供偏置电流，偏置电流的大小由偏置电压Vb和电阻R3或R4决定；P1、P2为控制两组电流镜是否产生电流的开关管，分别由脉冲信号pulse1、pulse2控制；P3、P4为采样开关管；R5、R6电阻及N3为RS锁存器产生初始状态；PulseGen模块接收DRV_IN信号，产生两路低窄脉冲信号pulse1和pulse2，窄脉冲信号的波形在模块内显示；RS锁存器产生输出信号DRV_OUT，该信号控制后续的驱动电路。

2.根据权利要求1所述的电平位移电路，其特征在于，所述三极管Q5的发射极分别连接P1和P2的Source端，P1的Gate端接pulse1信号，P1的Drain端接电阻R3，电阻R3另一端接三极管Q1的集电极、基极，及三极管Q2的基极，三极管Q1、Q2的发射极接地，三极管Q2的集电极接N1的Source端，N1的Gate端接VDD，N1的Drain端接电阻R1、P3的Source端、P4的Gate端，R1的另一端接浮动HB；P2的Drain端接R4,R4另一端接Q3的集电极、基极，及Q4的基极，三极管Q3、Q4的发射极接地，三极管Q4的集电极接N2的Source端，N2的Gate端接VDD，N2的Drain端接电阻R2、P4的Source端、P3的Gate端，R1的另一端接浮动HB；P3的Drain端接R5和RS触发器，R5的另一端接地，P4的Drain接R6、N3的Drain端、RS触发器，R6的另一端接地，N3的Source端接地。

3.根据权利要求1所述的电平位移电路，其特征在于，HB为半桥高边侧浮动电源，设置为几十伏至几百伏。

4.根据权利要求1所述的电平位移电路，其特征在于，VDD为芯片电源，设置为10～30V。