[实用新型]一种锁相环的锁定检测电路

说明书

本实用新型提供了一种锁相环的锁定检测电路，主要包括锁定检测主电路和输入电路，所述输入检测电路用于检测锁相环的输入时钟信号的频率范围，以输出表征所述输入信号频率范围的模式信号，所述锁定检测主电路根据所述模式信号的状态选择的不同的计数模式对所述锁相环和输入时钟信号和输出反馈时钟信号进行计数，并根据每个计数模式下的计数结果输出锁定检测信号，以指示当前所述锁相环是否处于锁定状态。本实用新型提供的所述锁定检测电路检测误差低、所述锁相环的不同输入时钟频率的锁定时间差较小、电路结构简单且易于实现。

技术领域

本实用新型属于锁相环技术领域，具体是涉及到一种锁相环的锁定检测电路。

背景技术

随着集成电路的发展，锁相环被广泛应用于各领域的芯片中，用来提供精确且稳定的时钟信号。锁相环的输出时钟信号的精确度和稳定度对下一级的应用会产生较大的影响，因此检测锁相环的频率锁定状态非常有必要。

锁相环的频率锁定检测有多种方法实现，如基于PFD电路以及基于模拟电路等实现锁定检测方法。基于PFD电路的锁定检测在输入频率较高时产生的窄脉冲，可能导致无法正确检测，造成虚报。而基于模拟电路的检测需要仔细计算电路中的滤波电容以及上拉和串接电阻，检测方式复杂，此外，通过模拟电路实现的检测，检测结果更容易受工艺温度的影响，使得这种方法对工艺温度的要求很高。

实用新型内容

有鉴于此，本实用新型提供了一种锁相环的检测电路，以解决现有的锁定检测电路存的检测不灵活、误差较大、对工艺温度要求高、不易实现的问题。

一种锁相环的锁定检测电路，包括：锁定检测主电路和输入检测电路，

所述输入检测电路被配置为接收锁相环的输入时钟信号，以输出模式信号，所述模式信号的一个状态表示所述输入时钟信号的一个频率范围，

所述锁定检测主电路被配置为接收所述输入时钟信号、反馈时钟信号和所述模式信号输出锁定检测信号，所述反馈时钟信号为所述锁相环的输出时钟信号经过分频器反馈到输入端的输出时钟反馈信号，

其中，所述锁定检测主电路根据所述模式信号的不同状态选择不同的计数模式，并在每一个所述计数模式下，分别对所述输入时钟信号和反馈时钟信号进行计数，以及根据所述计数的结果计算在计数时间段内所述反馈时钟信号的计数值和所述输入时钟信号的计数值之间的差值，当所述差值小于或等于设定的预设差值时，所述锁定检测信号指示所述锁相环当前处于锁定状态，当所述差值大于设定的预设差值时，所述锁定检测信号指示所述锁相环当前处于失锁状态。

优选地，所述锁定检测主电路具有复位接收端口，被配置为接收复位信号，所述复位信号为所述锁定检测电路所在系统的系统复位信号。

优选地，所述输入检测电路将所述输入时钟信号的频率范围分为第一范围和第二范围，使得所述模式信号的状态具有与所述第一范围对应的第一状态和与所述第二范围对应的第二状态，在所述模式信号为第一状态时，所述锁定检测主电路用第一计数模式分别对所述输入时钟信号和反馈时钟信号进行计数，而在所述模式信号为第二状态时，所述锁定检测主电路用第二计数模式分别对所述输入时钟信号和反馈时钟信号进行计数。

优选地，所述第一范围为所述输入时钟信号的频率高于预设频率值的范围，所述第二范围为所述时钟信号的频率低于所述预设频率值的频率范围，

所述第一计数模式为采用第一位数计数器对所述输入时钟信号和反馈时钟信号的周期个数进行计数的模式，所述第二计数模式为采用第二位数计数器对所述输入时钟信号和反馈时钟信号的周期个数进行计数的模式，所述第二位数大于所述第一位数。

优选地，所述第二位数为所述第一位数的两倍。

优选地，所述第一状态为高电平，所述第二状态为低电平，

所述锁定检测为高电平时指示所述锁相环当前处于锁定状态，