[实用新型]检测电路

说明书

本申请实施例涉及一种检测电路，检测电路用于检测两个不同频率的时钟信号之间的相位信息，两个时钟信号包括低频时钟信号和高频时钟信号，检测电路包括：信号生成模组，用于在高频时钟信号的边沿对低频时钟信号进行检测，以生成待采样信号，并当高频时钟信号保持预设电平且低频时钟信号满足预设条件时，生成目标采样信号；采样模组，与信号生成模组连接，用于在目标采样信号的边沿对待采样信号进行检测，以生成检测结果信号。基于本申请实施例的检测电路，即使高频时钟信号的单个周期中的第一个脉冲被过滤掉，也不会影响检测结果，从而实现了一种可靠性高的检测电路。

技术领域

本申请实施例涉及信号检测技术领域，特别是涉及一种检测电路。

背景技术

相位检测是一种检测两个时钟信号之间的相位关系，并产生与该相位关系对应的输出信号的方法。最初，相位检测的两个时钟信号的频率是相同的，传统的相位检测电路可以满足需求。科学技术的不断发展对相位检测提出了新的需求，即对于一个高频时钟信号和一个低频时钟信号的相位检测。在原有的相位检测方法的基础上，通过将高频时钟信号进行分频再去做相位检测的方式，可以基本上实现对不同频率时钟信号进行相位检测的功能。

但是，在实际使用过程中，需要先使时钟信号通过输入缓冲器，以提高时钟信号的性能。但是，时钟信号通过输入缓冲器后可能会发生延时，甚至高频时钟信号的第一个脉冲可能由于工作状态不稳定等因素被过滤掉，进而使相位检测的结果错误。因此，现有的相位检测电路的可靠性不足。

实用新型内容

基于此，有必要针对相位检测电路的可靠性不足的问题，提供一种检测电路。

一种检测电路，用于检测两个不同频率的时钟信号之间的相位信息，两个所述时钟信号包括低频时钟信号和高频时钟信号，所述检测电路包括：

信号生成模组，用于在所述高频时钟信号的边沿对所述低频时钟信号进行检测，以生成待采样信号，并当所述高频时钟信号保持预设电平且所述低频时钟信号满足预设条件时，生成目标采样信号；

采样模组，与所述信号生成模组连接，用于在所述目标采样信号的边沿对所述待采样信号进行检测，以生成检测结果信号。

在其中一个实施例中，所述信号生成模组包括：

第一生成模块，所述第一生成模块的数据端与所述低频时钟信号连接，所述第一生成模块的时钟端与所述高频时钟信号连接，所述第一生成模块用于在所述高频时钟信号的边沿对所述低频时钟信号进行检测，以生成待采样信号；

第二生成模块，所述第二生成模块的数据端与预设信号连接，所述第二生成模块的时钟端与所述低频时钟信号连接，所述第二生成模块的控制端与所述高频时钟信号连接，所述第二生成模块用于当所述高频时钟信号保持预设电平时，在所述低频时钟信号的边沿对所述预设信号进行检测，以生成目标采样信号。

在其中一个实施例中，所述采样模组的数据端与所述第一生成模块连接，所述采样模组的时钟端与所述第二生成模块连接，所述采样模组用于在所述目标采样信号的边沿对所述待采样信号进行检测，以生成检测结果信号。

在其中一个实施例中，所述第二生成模块包括：

第一采样单元，所述第一采样单元的数据端与所述预设信号连接，所述的第一采样单元的时钟端与所述低频时钟信号连接，所述第一采样单元的控制端与所述高频时钟信号连接，所述第一采样单元用于当所述低频时钟信号输出第一预设条件的电平信号时，产生与所述预设信号的电平状态相同的第一采样信号；

第二采样单元，所述第二采样单元的数据端与所述预设信号连接，所述的第二采样单元的时钟端与所述低频时钟信号连接，所述第二采样单元的控制端与所述高频时钟信号连接，所述第二采样单元用于当所述低频时钟信号输出第二预设条件的电平信号时，产生与所述预设信号的电平状态相同的第二采样信号；