[实用新型]异构多核处理器的时钟模块和异构多核处理系统

权利要求书

1.一种异构多核处理器的时钟模块，其特征在于，包括：

多个第一IP时钟域(100)，分别用于输出相应的第一时钟信号；

第二IP时钟域(200)，用于输出至少一个第二时钟信号，所述第二时钟信号的频率低于所述第一时钟信号；

其中，所述第一IP时钟域(100)和所述第二IP时钟域(200)均包括锁相环单元(110)、第一分频器(120)、第一时钟门控单元(130)和第一时钟切换单元(140)，所述锁相环单元(110)的输入端用于接收第一外部时钟信号，所述第一分频器(120)和所述第一时钟门控单元(130)串联连接后的第一端与所述锁相环单元(110)的输出端连接，所述第一分频器(120)和所述第一时钟门控单元(130)串联后的第二端与所述第一时钟切换单元(140)的第一输入端连接，所述第一时钟切换单元(140)的第二输入端用于接收所述第一外部时钟信号，所述第一时钟切换单元(140)的输出端用于输出相应的时钟信号或者通过至少一个第二分频器(150)输出相应的时钟信号。

2.根据权利要求1所述的异构多核处理器的时钟模块，其特征在于，所述第一IP时钟域(100)为ARM时钟域(101)、SPARC时钟域(102)、AI时钟域(103)、多媒体时钟域(104)、RapidIO时钟域(105)、摄像头连接时钟域(106)或以太网时钟域(107)。

3.根据权利要求2所述的异构多核处理器的时钟模块，其特征在于，在所述ARM时钟域(101)中，所述第二分频器(150)的数量为三个，三个所述第二分频器(150)分别用于10分频、4分频和2分频。

4.根据权利要求1所述的异构多核处理器的时钟模块，其特征在于，在所述第二IP时钟域(200)中，所述第二分频器(150)还连接有第二时钟门控单元(210)。

5.根据权利要求4所述的异构多核处理器的时钟模块，其特征在于，所述第二时钟门控单元(210)还连接有第二时钟切换单元(220)，并连接于所述第二时钟切换单元(220)的第一输入端，所述第二时钟切换单元(220)的第二输入端与所述第一时钟切换单元(140)的输出端连接，所述第二时钟切换单元(220)的输出端用于输出相应的所述第一时钟信号。

6.根据权利要求1所述的异构多核处理器的时钟模块，其特征在于，还包括实时时钟域(300)，所述实时时钟域(300)包括片内振荡器(310)和RTC单元(320)，所述片内振荡器(310)的输入端用于接收第二外部时钟信号，所述片内振荡器(310)的输出端与所述RTC单元(320)连接。

7.一种异构多核处理系统，其特征在于，包括权利要求1至6任意一项所述的异构多核处理器的时钟模块以及多个IP，每个IP的时钟信号端与对应的IP时钟域连接。