[实用新型]缺陷修复电路和存储器

权利要求书

1.一种缺陷修复电路，其特征在于，包括：

测试模块，用于在测试模式下对存储单元阵列进行缺陷测试，以确定缺陷存储单元，并输出与所述存储单元相对应的测试地址信息和缺陷标识信号；

缺陷信息存储模块，与所述测试模块连接，用于响应于所述缺陷标识信号，存储缺陷地址信息，所述缺陷地址信息为所述缺陷存储单元的测试地址信息，还用于响应于外部输入的修复选择信号输出第一地址信息，所述第一地址信息为多个所述缺陷地址信息中的一个；

修复模块，与所述缺陷信息存储模块连接，用于根据接收到的所述第一地址信息，以对相应的所述缺陷存储单元进行修复。

2.根据权利要求1所述的缺陷修复电路，其特征在于，所述修复模块还用于接收外部输入的第二地址信息，并对所述第一地址信息或所述第二地址信息对应的所述缺陷存储单元进行修复。

3.根据权利要求2所述的缺陷修复电路，其特征在于，还包括：

第一选择电路，分别与所述缺陷信息存储模块和所述修复模块连接，用于接收所述第一地址信息、所述第二地址信息和所述修复选择信号，并响应于所述修复选择信号生成目标地址信息，所述目标地址信息为所述第一地址信息和所述第二地址信息中的一个。

4.根据权利要求3所述的缺陷修复电路，其特征在于，所述缺陷信息存储模块包括：

标识位存储单元，分别与所述测试模块和所述修复模块连接，用于响应于所述缺陷标识信号，为所述缺陷存储单元生成相应的标识位信息并进行存储。

5.根据权利要求4所述的缺陷修复电路，其特征在于，所述第一选择电路同步接收所述缺陷存储单元对应的所述第一地址信息和所述标识位信息。

6.根据权利要求4所述的缺陷修复电路，其特征在于，所述缺陷信息存储模块还包括：

地址存储单元，包括N级地址缓冲存储器，依次将所述N级地址缓冲存储器编号为第一级地址缓冲存储器至第N级地址缓冲存储器，所述地址缓冲存储器的时钟端用于接收所述缺陷标识信号，第一级地址缓冲存储器的数据输入端用于接收所述测试地址信息，第N-1级地址缓冲存储器的输出端与第N级地址缓冲存储器的数据输入端连接，所述N为大于等于2的整数；

所述标识位存储单元包括N级标识缓冲存储器，依次将所述N级标识缓冲存储器编号为第一级标识缓冲存储器至第N级标识缓冲存储器，所述标识缓冲存储器的时钟端接收所述缺陷标识信号，第一级标识缓冲存储器的数据输入端用于连接预设电平信号，第N-1级标识缓冲存储器的输出端与第N级地址缓冲存储器的数据输入端连接。

7.根据权利要求6所述的缺陷修复电路，其特征在于，所述缺陷信息存储模块还包括：

第二选择电路，所述第二选择电路的控制端用于接收所述修复选择信号，所述第二选择电路的N个输入端与所述N级地址缓冲存储器的输出端一一对应连接，所述第二选择电路的输出端用于输出所述第一地址信息；

第三选择电路，所述第三选择电路的控制端用于接收所述修复选择信号，所述第三选择电路的N个输入端与所述N级标识缓冲存储器的输出端一一对应连接，所述第三选择电路的输出端用于输出所述标识位信息。

8.根据权利要求6所述的缺陷修复电路，其特征在于，所述地址缓冲存储器包括触发器、锁存器、寄存器中的一种或多种，所述标识缓冲存储器包括触发器、锁存器、寄存器中的一种或多种。

9.根据权利要求6所述的缺陷修复电路，其特征在于，所述地址存储单元包括4级所述地址缓冲存储器，且所述标识位存储单元包括4级所述标识缓冲存储器，以对4个所述缺陷存储单元的测试地址信息和所述标识位信息进行存储。

10.一种存储器，其特征在于，包括：

多个存储单元阵列；

多个如权利要求1至9任一项所述的缺陷修复电路；

其中，每个所述缺陷修复电路与至少一个所述存储单元阵列连接。