[实用新型]一种集成栅保护结构的SiC MOSFET器件

说明书

本实用新型涉及半导体技术领域，尤其是涉及一种集成栅保护结构的SiC MOSFET器件，所述SiC MOSFET器件从边缘向中心依次包括划片槽区和终端区、p+主环、在所述p+主环上的栅跑道和源跑道、由多个原胞结构并联组成的有源区以及所述有源区上的源和栅的压块金属；其特征在于，所述栅跑道和所述源跑道之间集成了两个或多个反向串联的多晶硅pn二极管结构，作为器件的栅保护结构。本实用新型通过在芯片上集成栅保护器件，当器件的栅极电压超过最大允许电压时，栅保护器件发生击穿，使栅源电压钳位在最大允许的电压，保护了MOS栅介质避免承受高的电压。

技术领域

本实用新型涉及半导体技术领域，尤其是涉及一种集成栅保护结构的SiC MOSFET器件。

背景技术

宽禁带半导体材料SiC相比于Si具有约3倍的禁带宽度、10倍的临界击穿电场强度、3倍的热导率。因此SiC器件相比与Si器件具有更高的耐压、更高的工作频率和更高的耐温等优势。理论和实践都已经证实了SiC MOSFET相比于Si基IGBT具有10以上的开关频率和更好的开关效率，因此SiC器件将会有非常大的应用领域和市场。

SiC材料中存在着Si、C两种原子，因此热氧化机制比Si材料要复杂的多，使得SiCMOS结构中SiC/SiO₂的界面态密度比Si MOS高一个数量级以上。同时由于SiC与SiO₂中导带的能带偏置比Si与SiO₂更低，根据Fowler-Nordheim隧穿电流公式，隧穿电流会指数级升高，因此栅的寿命会急剧下降。为了获得非常高的器件使用寿命，必须在实际应用中对SiCMOSFET的栅源电压进行严格的限制，SiC MOSFET的栅源电压的使用范围比Si器件要小的多。这也是当前商业化的SiC MOSFET产品的普遍方法。但是，在实际的电路应用中，往往会存在一些电流、电压的扰动，如负载的突然开启关断、电路故障、外界电磁干扰等，这些都可能会在栅极引起电压的波动，如果栅电压波动范围超过了栅电压的允许范围，这会降低栅的寿命和可靠性，甚至直接使栅介质击穿失效。为了避免这种现象，对栅进行保护，在电路应用中往往会在驱动电路中设置栅保护电路，不仅增加了成本，同时也使驱动电路变得复杂和脆弱。

公开于该背景技术部分的信息仅仅旨在加深对本实用新型的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于提供一种集成栅保护结构的SiC MOSFET器件，通过在芯片上集成栅保护器件，当器件的栅极电压超过最大允许电压时，栅保护器件发生击穿，使栅源电压钳位在最大允许的电压，保护了MOS栅介质避免承受高的电压。

为了实现上述目的，本实用新型采用以下技术方案：

本实用新型提供一种集成栅保护结构的SiC MOSFET器件，所述SiC MOSFET器件从边缘向中心依次包括划片槽区和终端区、p+主环、在所述p+主环上的栅跑道和源跑道、由多个原胞结构并联组成的有源区以及所述有源区上的源和栅的压块金属；所述栅跑道和所述源跑道之间集成了两个或多个反向串联的多晶硅pn二极管结构，作为器件的栅保护结构。

作为一种进一步的技术方案，所述栅保护结构从下至上依次包括漏极、n+衬底、n+型缓冲层、n型漂移区、p+区、场氧层、多晶硅、层间介质、欧姆接触金属、源极跑道金属、栅极跑道金属以及钝化层。

作为一种进一步的技术方案，所述多晶硅包括不同掺杂的三部分，分别为第一高掺杂的n+型区、n/p+/n掺杂区以及第二高掺杂的n+型区，以形成np+与p+n反串联的两个pn二极管。

作为一种进一步的技术方案，多晶硅第一高掺杂的n+型区与所述第二高掺杂的n+型区分别与所述栅极跑道金属和所述源极跑道金属形成欧姆接触的低电阻连接，源极跑道金属同时也与所述p+主环上的欧姆接触金属连接。