[实用新型]一种双核芯片

说明书

本实用新型公开了一种双核芯片，其包括：第一中央处理器CPU1；第二中央处理器CPU2；第一闪存模块，其被所述第一中央处理器CPU1操作，其包括CPU1引导加载程序区、CPU1应用程序执行区和CPU1应用程序暂存区；第二闪存模块，其被所述第二中央处理器CPU2操作，其包括CPU2引导加载程序区、CPU2应用程序执行区和CPU2应用程序暂存区；内部通讯总线，其用于第一中央处理器CPU1和第二中央处理器CPU2之间通信连接；外部通讯总线，其用于第一中央处理器CPU1、第二中央处理器CPU2与外部通讯。本实用新型中的双核芯片及其程序更新方法，通过减少一个外部存储的使用，提高了整个系统的MTBF(平均故障间隔时间)，降低了整个系统成本，且整个嵌入式系统升级也同样稳定。

【技术领域】

本实用新型涉及嵌入式系统领域，尤其是涉及一种双核芯片。

【背景技术】

为了存储数据和更新程序，嵌入式系统通常会外挂一个存储芯片(EEPROM或者FLASH)，但是由于存储芯片存在读写次数的限制，同时执行数据存储和程序升级，往往容易造成存储芯片失效，且增加一个元器件也降低了整个系统的MTBF(平均故障间隔时间)。一旦外部存储芯片失效，会造成存储数据丢失，以及整个系统无法更新程序升级，导致整个瘫痪。

因此，有必要提供一种新的技术方案来克服上述问题。

【实用新型内容】

本实用新型要解决的技术问题在于提供一种双核芯片，其不仅可以不利用外部存储装置，安全快速的进行更新程序，并且可以减少元器件数量，增加可靠性，延长整个嵌入式系统的使用寿命。

为了解决上述问题，本实用新型提供一种双核芯片，其包括：第一中央处理器CPU1；第二中央处理器CPU2；第一闪存模块，其被所述第一中央处理器CPU1操作，其包括CPU1引导加载程序区、CPU1应用程序执行区和CPU1应用程序暂存区；第二闪存模块，其被所述第二中央处理器CPU2操作，其包括CPU2引导加载程序区、CPU2应用程序执行区和CPU2应用程序暂存区；内部通讯总线，其用于第一中央处理器CPU1和第二中央处理器CPU2之间通信连接；外部通讯总线，其用于第一中央处理器CPU1、第二中央处理器CPU2与外部通讯。

相对于现有技术，本实用新型中的双核芯片，通过减少一个外部存储的使用，提高了整个系统的MTBF(平均故障间隔时间)，降低了整个系统成本，且整个嵌入式系统升级也同样稳定。

关于本实用新型的其他目的，特征以及优点，下面将结合附图在具体实施方式中详细描述。

【附图说明】

结合参考附图及接下来的详细描述，本实用新型将更容易理解，其中同样的附图标记对应同样的结构部件，其中：

图1为本实用新型在一个实施例中的双核芯片的结构示意图；

图2为图1所示的双核芯片的程序更新方法在一个实施例中的流程图。

【具体实施方式】

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指与所述实施例相关的特定特征、结构或特性至少可包含于本实用新型至少一个实现方式中。在本说明书中不同地方出现的“在一个实施例中”并非必须都指同一个实施例，也不必须是与其他实施例互相排斥的单独或选择实施例。本实用新型中的“多个”、“若干”表示两个或两个以上。本实用新型中的“和/或”表示“和”或者“或”。

请参考图1所示，其为本实用新型在一个实施例中的双核芯片的结构示意图。图1所示的双核芯片110包括第一中央处理器(CPU，central processing unit)CPU1、第二中央处理器CPU2、第一闪存模块(或快闪存储器，flash memory)112、第二闪存模块114、内部通讯总线和外部通讯总线。