[实用新型]输出可配置存算一体芯片以及电子设备

说明书

本实用新型提供一种输出可配置存算一体芯片以及电子设备，该输出可配置存算一体芯片包括：存算一体单元阵列以及电流检测输出电路；电流检测输出电路包括多个电流检测输出支路；所述存算一体单元阵列的每列单元的模拟电流输出端均连接一电流检测输出支路，用于对所述模拟电流输出端输出的模拟电流输出信号进行处理和输出；其中，所述电流检测输出支路包括多个阻值不同的电阻以及用于选择电阻的多路选择器，以便通过多路选择器选择不同阻值的电阻，从而实现对不同列输出信号不同量级的放大，能够针对具体算法和应用的需求实现对每列存算一体单元的输出信号高精度读取。

技术领域

本实用新型涉及半导体集成电路领域，尤其涉及一种输出可配置存算一体芯片以及电子设备。

背景技术

近年来，为了解决传统冯诺依曼计算体系结构瓶颈，存算一体芯片架构得到人们的广泛关注，其基本思想是直接利用存储器进行逻辑计算，从而减少存储器与处理器之间的数据传输量以及传输距离，降低功耗的同时提高性能。

存算一体芯片架构目前被认为是解决大数据实时智能处理的高效硬件平台之一，而存算一体单元阵列是存算一体芯片的核心电路。

现有利用Flash做矩阵乘加运算的存算一体芯片是利用存算一体单元执行矩阵乘加运算，各存算一体单元列的输出端通过一个电流检测输出电路进行输出，参见图1，示出了栅极耦合存算一体单元阵列中的电流检测输出电路，参见图2，示出了源极耦合存算一体单元阵列中的电流检测输出电路；可以看出，每一列存算一体单元所用的电流检测输出电路是相同的，难以针对具体算法和应用的需求实现每列闪存单元的高精度读取。

实用新型内容

针对现有技术中的问题，本实用新型提供一种可配置存算一体芯片以及电子设备，能够至少部分地解决现有技术中存在的问题。

为了实现上述目的，本实用新型采用如下技术方案：

第一方面，提供一种输出可配置存算一体芯片，包括：存算一体单元阵列以及电流检测输出电路；所述电流检测输出电路包括多个电流检测输出支路；所述存算一体单元阵列的每列存算一体单元的模拟电流输出端均连接一电流检测输出支路，用于对所述模拟电流输出端输出的模拟电流输出信号进行处理和输出；

其中，所述电流检测输出支路包括多个阻值不同的电阻以及用于选择电阻的多路选择器。

进一步地，所述存算一体单元阵列为栅极耦合结构；

所述电流检测输出支路还包括：运算放大器，其正相输入端接入偏压，其反相输入端连接至对应的模拟电流输出端，其输出端作为所述电流检测输出支路的输出端；

并且，所述反相输入端还连接各电阻的一端，各电阻的另一端分别与所述多路选择器的多个输入端一一对应连接，所述多路选择器的输出端连接至所述的运算放大器的输出端。

进一步地，所述存算一体单元阵列为源极耦合结构；

所述电流检测输出支路还包括：电容；

所述电容以及各电阻的一端均连接至对应的模拟电流输出端，并作为所述电流检测输出支路的输出端；

所述电容的另一端接入电源；所述各电阻的另一端分别与所述多路选择器的多个输入端一一对应连接，所述多路选择器的输出端接入所述电源。

进一步地，输出可配置存算一体芯片还包括：ADC(Analog-to-DigitalConverter)；所述ADC连接在所述电流检测输出支路的输出端。

进一步地，所述电容为多个，且电容值不同，所述电流检测输出支路还包括：电容多路选择器；

各电容的另一端通过电容多路选择器选择性接入电源。

进一步地，所述存算一体单元为可编程半导体器件。