[实用新型]脉冲存算一体芯片以及电子设备

说明书

本实用新型提供一种脉冲存算一体芯片以及电子设备，该脉冲存算一体芯片包括：脉冲生成器，用于将数字输入信号转换为脉冲输入信号；存算一体单元阵列，连接该脉冲生成器，用于对该脉冲输入信号进行运算得到脉冲输出信号；脉冲检测器，连接该存储单元阵列，用于将该脉冲输出信号转换为数字输出信号；其中，存算一体单元阵列由多个浮栅晶体管阵列排布组成，通过用脉冲的个数或者脉冲的宽度来表示输入数字信号，减少ADC、DAC的数量，进而减少存算一体芯片架构的电路面积，降低成本，能适应集成化、低成本化的需求，减少功耗。

技术领域

本实用新型涉及半导体集成电路领域，尤其涉及一种脉冲存算一体芯片以及电子设备。

背景技术

近年来，为了解决传统冯诺依曼计算体系结构瓶颈，存算一体芯片架构得到人们的广泛关注，其基本思想是直接利用存储器进行计算，从而减少存储器与处理器之间的数据传输量以及传输距离，降低功耗的同时提高性能。

存算一体芯片架构目前被认为是解决大数据实时智能处理的高能效硬件平台之一，而存算一体单元阵列是存算一体芯片的核心电路。

现有利用浮栅晶体管器件做矩阵乘加运算的存算一体芯片通常是基于电平来操作的，即输入信号通过电压或电流幅度来表示，这种方式的存算一体芯片一方面存在静态电流，造成功耗比较大；另一方面需要在进行矩阵乘加运算的浮栅晶体管单元阵列(存算一体单元阵列)的前端设置ADC，后端设置DAC，参见图1。但是ADC、DAC的面积相比浮栅晶体管阵列的面积可能大很多，而且其功耗高、成本高，导致基于电平操作的存算一体芯片电路面积大，功耗高、成本高，不能适应集成化、低成本化的需求。

实用新型内容

针对现有技术中的问题，本实用新型提供一种脉冲存算一体芯片以及电子设备，能够至少部分地解决现有技术中存在的问题。

为了实现上述目的，本实用新型采用如下技术方案：

第一方面，提供一种脉冲存算一体芯片，包括：

脉冲生成器，用于将数字输入信号转换为脉冲输入信号；

存算一体单元阵列，连接该脉冲生成器，用于对该脉冲输入信号进行运算得到脉冲输出信号；

脉冲检测器，连接该存算一体单元阵列，用于将该脉冲输出信号转换为数字输出信号；

其中，存算一体单元阵列由多个浮栅晶体管阵列排布组成。

进一步地，该脉冲生成器为预脉冲截取电路或脉冲计数器或延迟锁相环或数字-时间转换器。

进一步地，该脉冲检测器包括：列电容、晶体管、比较器、脉冲计数器以及脉冲数字转换器；

该列电容一端连接该存算一体单元阵列的一列单元的输出端、该比较器的正相输入端以及该晶体管源漏极之一，另一端接地；该晶体管源漏极中的另一个接地，栅极连接该比较器的输出端；该比较器的负相输入端连接参考偏压，输出端连接该脉冲计数器的输入端，该脉冲计数器的输出端连接脉冲数字转换器的输入端，脉冲数字转换器的输出端用于输出所述数字输出信号。

进一步地，该脉冲检测器包括：列电容、开关以及ADC；

该列电容一端连接该存算一体单元阵列的一列存储单元的输出端、该开关的一端，另一端接地；该开关的另一端连接该ADC的输入端，该ADC的输出端输出该数字输出信号。

进一步地，该脉冲检测器还包括：电阻；该电阻与该列电容并联。

第二方面，提供一种电子设备，包括上述的脉冲存算一体芯片。