[实用新型]一种芯片的放电电路、供电装置

说明书

本实用新型公开了一种芯片的放电电路、供电装置，该放电电路包括：放电单元和用于导通放电单元到地的放电通路的开关单元；开关单元的第一端与芯片的使能端相连，开关单元的第二端与放电单元的第一端相连，放电单元的第二端与芯片的输出端相连，开关单元的第三端还接地。

技术领域

本实用新型涉及电子电路设计领域，尤其涉及一种芯片的放电电路、供电装置。

背景技术

电源芯片是电子产品必需的芯片，目前常用的电源芯片有AC转DC，DC 转DC，LDO等，电源芯片的输出端连接后端设备，用于为后端设备供电，当电源芯片的输出由打开状态切换至关闭状态时，由于输出网络滤波电容的存在，输出网络会残留电压，该残留电压的释放需要几秒的时间，此时当后端设备快速下电再上电，会因为下电时残留电压的存在，导致后端设备无法完全复位，再次上电会导致后端设备的工作异常。

发明内容

为解决上述技术问题，本实用新型实施例期望提供一种芯片的放电电路、供电装置，能够使得输出网络的残留电压快速释放，进而使得后端设备快速下电再上电时正常工作。

本实用新型的技术方案是这样实现的：

本实用新型实施例提供一种芯片的放电电路，所述放电电路包括：放电单元和用于导通所述放电单元到地的放电通路的开关单元；

所述开关单元的第一端与所述芯片的使能端相连，所述开关单元的第二端与放电单元的第一端相连，所述放电单元的第二端与所述芯片的输出端相连，所述开关单元的第三端接地。

在上述放电电路中，所述开关单元包括反相器和NMOS管；

所述反相器的第一端与所述芯片的使能端相连，所述反相器的第二端与所述NMOS管的栅极相连，所述NMOS管的漏极与所述放电单元的第一端相连，所述NMOS管的源极接地。

在上述放电电路中，所述开关单元包括PMOS管，

所述PMOS管的源极与所述放电单元的第一端相连，所述PMOS管的栅极与所述芯片的使能端相连，所述PMOS管的漏极接地。

在上述放电电路中，所述放电单元为第一电阻。

在上述放电电路中，所述第一电阻的电阻值根据放电速度设定。

在上述放电电路中，在所述芯片的使能端为低电平的情况下，所述反相器的输出端处于高电平，所述NMOS管导通，所述放电单元到地形成放电通路。

在上述放电电路中，在所述芯片的使能端为高电平的情况下，所述反相器的输出端处于低电平，所述NMOS管处于截止状态。

在上述放电电路中，在所述芯片的使能端为低电平的情况下，所述PMOS 管导通，所述放电单元到地形成放电通路。

在上述放电电路中，在所述芯片的使能端为高电平的情况下，所述PMOS 管处于截止状态。

本实用新型实施例提供了一种芯片的放电电路、供电装置，该放电电路包括：放电单元和用于导通放电单元到地的放电通路的开关单元；开关单元的第一端与芯片的使能端相连，开关单元的第二端与放电单元的第一端相连，放电单元的第二端与芯片的输出端相连，放电单元的第二端还接地。采用上述放电电路，在芯片的使能端为低电平时，通过开关单元导通放电单元与地之间的放电通路，利用放电单元到地的放电通路释放芯片输出端的残留地电压，进而使得后端设备快速下电再上电时仍正常工作。

附图说明

图1为一种电源芯片和后端设备的连接关系示意图；

图2为一种芯片输出端的残留电压的变化曲线图；

图3为本实用新型实施例提供了一种放电电路的电路示意图；