[实用新型]I/O端口电路及电子设备

权利要求书

1.一种I/O端口电路，其特征在于，所述I/O端口电路包括：信号接收模块、驱动信号模块及信号输出模块；其中，所述信号接收模块的第一输出端与所述驱动信号模块的第一输入端连接，所述信号接收模块的第二输出端与所述驱动信号模块的第二输入端连接，所述驱动信号模块的输出端与所述信号输出模块的输入端连接；其中，

所述信号接收模块，用于接收控制电信号，并对所述控制电信号进行逻辑转换，以生成逻辑电信号；

所述驱动信号模块，用于根据所述逻辑电信号进行信号转换，以生成驱动电信号，并将所述驱动电信号输出至所述信号输出模块；

所述信号输出模块，用于对所述驱动电信号进行倒相，以生成驱动电压并输出。

2.如权利要求1所述的I/O端口电路，其特征在于，所述信号接收模块包括第一倒相单元及逻辑转换单元；所述第一倒相单元的输入端接收所述控制电信号；所述第一倒相单元的第一输出端与所述逻辑转换单元的第一输入端连接；所述第一倒相单元的第二输出端与所述逻辑转换单元的第二输入端连接，所述逻辑转换单元的输出端与所述驱动信号模块的输入端连接。

3.如权利要求2所述的I/O端口电路，其特征在于，所述信号输出模块包括第二倒相单元及端口引脚，所述第二倒相单元的输入端与所述端口引脚连接，所述第二倒相单元的输入端还和所述驱动信号模块的输出端连接。

4.如权利要求3所述的I/O端口电路，其特征在于，所述第一倒相单元包括第一倒相器、第二倒相器；其中，所述第一倒相器的输出端与所述第二倒相器的输入端连接，所述第一倒相器的输出端还和所述逻辑转换单元的第二输入端连接；

所述第二倒相器的输出端和所述逻辑转换单元的第一输入端连接。

5.如权利要求4所述的I/O端口电路，其特征在于，所述逻辑转换单元包括时钟延时模块及或门；其中，所述时钟延时模块的输入端与所述第二倒相器的输出端连接，所述时钟延时模块的输出端与所述或门的一输入端连接，所述或门的另一输入端与所述第一倒相器的输出端连接，所述或门的输出端与所述驱动信号模块的输入端连接。

6.如权利要求5所述的I/O端口电路，其特征在于，所述驱动信号模块包括第一晶体管、第二晶体管及第三晶体管；其中，

所述第一晶体管的基极与所述或门的输出端连接，所述第一晶体管的发射极与所述第二晶体管的发射极连接，所述第二晶体管的发射极与所述第三晶体管的发射极连接，所述第三晶体管的发射极与所述端口引脚连接；

所述第二晶体管的基极与所述第一倒相器的输出端连接，所述第一晶体管的集电极、所述第二晶体管的集电极及所述第三晶体管的集电极与电源电压端连接。

7.如权利要求6所述的I/O端口电路，其特征在于，所述驱动信号模块还包括第四晶体管，所述第四晶体管的基极与第一倒相器的输出端连接，所述第四晶体管的发射极接地，所述第四晶体管的集电极与所述第一晶体管的发射极连接。

8.如权利要求7所述的I/O端口电路，其特征在于，所述第二倒相单元包括第三倒相器及第四倒相器；其中，所述第三倒相器的输入端与所述端口引脚连接，所述第三倒相器的输出端与所述第四倒相器的输入端连接，所述第四倒相器的输入端还和第三晶体管的基极连接。

9.如权利要求8所述的I/O端口电路，其特征在于，所述第一晶体管、所述第二晶体管及所述第三晶体管为P型晶体管；所述第四晶体管为N型晶体管。

10.一种电子设备，其特征在于，所述电子设备包含如权利要求1～9任一项所述的I/O端口电路。