[实用新型]碳化硅金属氧化物半导体场效应晶体管

说明书

本实用新型涉及一种碳化硅金属氧化物半导体场效应晶体管，该晶体管包括第一和第二元胞，它们共同包括漏极电极层、欧姆接触层、衬底层、外延层、层间介质层和源极电极层，第一元胞还包括第一深阱区、第二深阱区、第一浅阱区、第二浅阱区、第一源区、第二源区、第一栅氧化层和第一多晶硅栅极，第二元胞还包括第三深阱区、第四深阱区、第三浅阱区、第四浅阱区、第二栅氧化层、第三栅氧化层、第二多晶硅栅极和第三多晶硅栅极。该晶体管不但可以保证自身具有短路电流密度低、短路耐量高和短路时间长等优点，而且可以在降低体二极管正向压降的同时降低肖特基二极管的反向漏电流。

技术领域

本实用新型属于半导体器件制造领域，具体涉及一种碳化硅金属氧化物半导体场效应晶体管。

背景技术

电力电子技术已成为现代工业社会的重要支撑技术之一，其中碳化硅金属氧化物半导体场效应晶体管(又称SiC MOSFET)因具有工作频率高、低开关损耗和功率密度大，以及可以实现无源器件和散热部件的小型化等特性，被广泛应用于电动汽车、光伏逆变、轨道交通、风能发电、电机驱动的各个领域。即便如此，现有的碳化硅金属氧化物半导体场效应晶体管也仍存在缺陷，比如短路电流密度高，短路耐量低，短路时间短和体二极管正向压降高等，故需要对其进行更好的改进。

实用新型内容

为了解决上述全部或部分问题，本实用新型目的在于提供一种碳化硅金属氧化物半导体场效应晶体管，以解决现有技术所存在短路电流密度高、短路耐量低、短路时间短和体二极管正向压降高的问题，这不但可以保证碳化硅金属氧化物半导体场效应晶体管具有短路电流密度低、短路耐量高和短路时间长等优点，而且可以在降低体二极管正向压降的同时降低肖特基二极管的反向漏电流。

根据本实用新型提供的一种碳化硅金属氧化物半导体场效应晶体管，其包括交替排列的第一和第二元胞，所述第一和第二元胞共同包括层叠布置的漏极电极层、欧姆接触层、衬底层、外延层、层间介质层和源极电极层，所述第一元胞还包括：第一和第二深阱区，所述第一和第二深阱区均形成在所述外延层内并与所述层间介质层相接；第一和第二浅阱区，所述第一和第二浅阱区分别形成在所述第一和第二深阱区内；第一和第二源区，所述第一和第二源区分别形成在所述第一深阱区和第二深阱区内，其中所述第一源区的数量为两个，两个所述第一源区关于所述第一浅阱区对称并均与所述第一浅阱区相接，所述第二源区的数量为两个，两个所述第二源区关于所述第二浅阱区对称并均与所述第二浅阱区相接；第一栅氧化层，所述第一栅氧化层形成在所述层间介质层内并与所述外延层、第一和第二深阱区相接；第一多晶硅栅极，所述第一多晶硅栅极也形成在所述层间介质层内且覆盖在所述栅氧化层上；所述第二元胞包括：第三和第四深阱区，所述第三和第四深阱区均形成在所述外延层内并与所述层间介质层相接；第三和第四浅阱区，所述第三和第四浅阱区分别形成在所述第三和第四深阱区内；第二和第三栅氧化层，所述第二和第三栅氧化层均形成在所述层间介质层内，并分别覆盖在所述第三和第四深阱区上；第二和第三多晶硅栅极，所述第二和第三多晶硅栅极分别形成在所述层间介质层内，并分别覆盖在所述第二和第三栅氧化层上；其中，所述源极电极层包括与所述第一浅阱区和第一源区均进行欧姆接触的第一沉降部，与所述第二浅阱区和第二源区均进行欧姆接触的第二沉降部、与所述第三浅阱区进行欧姆接触的第三沉降部、与所述第三深阱区、第四深阱区和外延层均进行肖特基接触的第四沉降部及与所述第四浅阱区进行欧姆接触的第五沉降部，所述第三和第四深阱区之间的间隔小于所述第一和第二深阱区之间的间隔。

进一步地，所述第三和第四深阱区之间的间隔为1.0～3.0μm。

进一步地，所述欧姆接触由铝、钛和/或镍形成，厚度为10～500nm。

进一步地，所述肖特基接触由钛、钼、钨、镍和/或铂形成，厚度为10～500nm。

进一步地，所述衬底层、外延层、第一源区和第二源区皆由N型碳化硅半导体材料形成，所述第一、第二、第三和第四深阱区及第一、第二、第三和第四浅阱区皆由P型碳化硅半导体材料形成。