[实用新型]一种FPGA区块链电路以及计算机设备

说明书

本实用新型公开了一种FPGA区块链电路以及计算机设备，涉及大规模逻辑单元技术领域。本实用新型所提供的技术方案，对若干FPGA芯片采用串联通信并联加载的方式，通过缓冲器进行隔离保护，提升了FPGA加载速度，避免了加载过程中的相互干扰。

【技术领域】

本实用新型涉及大规模逻辑单元技术领域，具体涉及一种FPGA区块链电路以及计算机设备。

【背景技术】

大规模逻辑单元FPGA已经广泛应用于区块链技术当中。而在现有技术中，当多个FPGA芯片应用于区块链技术时，当多个FPGA芯片往往处于串联状态，并且加载时依照串联顺序逐个进行加载，导致加载时间过长，制约着程序的加载速度，同时，串联的FPGA芯片在加载过程中相互间也会产生干扰。

【实用新型内容】

为解决前述问题，本实用新型提供了一种FPGA区块链电路，提升了FPGA加载速度，避免了加载过程中的相互干扰。

为了达到上述目的，本实用新型采用如下技术方案：

一种FPGA区块链电路，包括控制器和若干FPGA芯片，所述控制器具有通信端和加载端，所述FPGA区块链电路还包括若干缓冲器，若干FPGA芯片相互串联后通过一个缓冲器连接于所述通信端，每个FPGA芯片分别通过一个缓冲器同时连接于所述加载端；

所述FPGA区块链电路具有加载状态和通信装载，在加载状态下，若干FPGA芯片通过各自连接的缓冲器同时进行加载，在通信状态下，相互串联的FPGA芯片通过连接于通信端的缓冲器进行串联通信。

可选的，连接通信端的缓冲器包括若干第一子缓冲电路，所述第一子缓冲电路包括第一非门电路和第二非门电路，所述第一非门电路的输入端作为缓冲器的输入端，所述第一非门电路的输出端连接第二非门电路的输入端，所述第二非门电路的输出端作为缓冲器的输出端，所述第一非门电路和第二非门电路分别连接不同的供电电源。

可选的，所述第一非门电路和第二非门电路均为输入高电平有效、输出低电平有效。

可选的，若干FPGA芯片通过第一串行通信线相互串联，相互串联的若干FPGA芯片通过第一串行通信线与连接通信端的缓冲器连接，连接通信端的缓冲器与所述通信端通过第一串行通信线连接。

可选的，所述第一串行通信线包括若干路第一子通信线，所述第一子缓冲电路的数量与所述第一子通信线的数量相对应。

可选的，连接通信端的缓冲器包括若干第二子缓冲电路，所述第二子缓冲电路包括第三非门电路和第四非门电路，所述第三非门电路的输入端作为缓冲器的输入端，所述第三非门电路的输出端连接第四非门电路的输入端，所述第四非门电路的输出端作为缓冲器的输出端，所述第三非门电路和第四非门电路分别连接不同的供电电源。

可选的，所述第三非门电路和第四非门电路均为输入高电平有效、输出低电平有效。

可选的，每个FPGA芯片分别通过第二串行通信线与连接加载端的缓冲器连接，连接加载端的缓冲器通过第二串行通信线与加载端连接。

可选的，所述第二串行通信线包括若干路第二子通信线，所述第二子缓冲电路的数量与所述第二子通信线的数量相对应。

本实用新型具有如下有益效果：

本实用新型所提供的技术方案，采用并联加载方式，通过缓冲器减少各FPGA芯片之间的影响，可以不受FPGA芯片的数量限制，最大限度的实现多个FPGA芯片同时加载，极大的提高了加载速度，各FPGA芯片之间采用缓冲器隔离方式，既实现了并联高速加载，也避免加载过程中，各FPGA芯片的互相干扰。本实用新型所提供的技术方案中，缓冲器具有电平转换功能，能够适应不同电平的FPGA电平设计。同时加载完成后，各FPGA芯片采用串联方式连接通信，各计算单元协调独立工作，链路结果通过级联向前缓冲递传，减少了传输线同时，又保证了各FPGA芯片任务的分配和调度。