[实用新型]具有沟槽自对准P Plus掩蔽埋层的碳化硅SBD器件元胞结构

说明书

本实用新型公开了具有沟槽自对准P Plus掩蔽埋层的碳化硅SBD器件元胞结构，所述元胞结构的外延层包括n2 Epi区、P Plus epi区以及n1 Epi区，在所述n2 Epi区中设置有若干个均匀间隔的沟槽，所述沟槽的底部设置有将所述P Plus epi区隔离成自对准的肖特基区电场掩蔽层的N+区；所述沟槽的两侧设置有与掩埋P区相连的P+区，从而形成倒T型P Plus epi区；相邻的所述倒T型P Plus epi区将中间的肖特基区半包裹屏蔽住，实现肖特基区表面电场的减弱与屏蔽。该新型倒T型p plus结构SBD器件能起到良好的肖特基区电场屏蔽保护作用，能实现较大的肖特基区面积与pplus区域面积的比例，增加单位面积的电流密度，同时有效保护肖特基接触区和增强器件的抗浪涌能力。

技术领域

本实用新型涉及半导体器件技术领域，尤其是涉及一种具有沟槽自对准P Plus掩蔽埋层的碳化硅SBD器件元胞结构。

背景技术

SiC作为近十几年来迅速发展的宽禁带半导体材料，与其它半导体材料，比如Si，GaN及GaAs相比，SiC材料具有宽禁带、高热导率、高载流子饱和迁移率、高功率密度等优点。SiC可以热氧化生成二氧化硅，使得SiC MOSFET及SBD等功率器件和电路的实现成为可能。自20世纪90年代以来，SiC MOSFET和SBD等功率器件已在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛的应用。

目前碳化硅肖特基二极管(Schottky barrier diodes，以下简称 SBD)往往采用JBS结构，如图1所示，在器件的设计过程中存在两个问题：一个是，对于JBS的设计，存在器件单位面积电流密度和正向导通阻抗与器件肖特基区表面电场强度及可靠性的矛盾，肖特基区单元宽度m越宽，器件的正向导通阻抗越低，但m越大，器件肖特基区表面电场越强，肖特基区可靠性越差；另外一个是，对于高压SBD器件，主要应用在高压高频大电流领域，电路中的寄生参数会使得在高频开关过程中产生overshoot 等尖峰毛刺，造成器件电流通路上的瞬时过压同时增加了开关过程的损耗；或由于功率负载等变化形成大的浪涌电压，因此SBD抗浪涌电压能力和过压保护也非常重要。现有SBD器件本身并不具备抗浪涌电压自抑制能力和过压保护能力，开关过程中的高频尖峰电压浪涌由器件本身承受，有时会导致器件的击穿失效，引起器件可靠性问题。本发明通过掩埋P区构造倒T 型P Plus结构，保护内部的肖特基区，同时提供抗浪涌电压自抑制能力，有效解决这两个问题。

公开于该背景技术部分的信息仅仅旨在加深对本实用新型的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

实用新型内容

本实用新型的目的在于提供一种具有沟槽自对准P Plus掩蔽埋层的碳化硅SBD器件元胞结构，该元胞结构的肖特基接触区被p-plus区及沟槽区半包围；此新型倒T型p plus结构SBD器件会增加一定的正常导通阻抗，但能起到良好的肖特基区电场屏蔽保护作用，能实现较大的肖特基区面积与p plus区域面积的比例，增加单位面积的电流密度，同时有效保护肖特基接触区和增强器件的抗浪涌能力。

为了实现上述目的，本实用新型采用以下技术方案：

本实用新型提供一种具有沟槽自对准P Plus掩蔽埋层的碳化硅SBD器件元胞结构，所述元胞结构的外延层包括n2 Epi区、P Plus epi区以及 n1 Epi区，在所述n2 Epi区中设置有若干个均匀间隔的沟槽，所述沟槽的底部设置有将所述P Plus epi区隔离成自对准的肖特基区电场掩蔽层的N+ 区；所述沟槽的两侧设置有与掩埋P区相连的P+区，从而形成倒T型P Plus epi区；相邻的所述倒T型P Plus epi区将中间的肖特基区半包裹屏蔽住，实现肖特基区表面电场的减弱与屏蔽。

采用上述技术方案，本实用新型具有如下有益效果：