[实用新型]基于FPGA的随机性高速脉冲计数系统

说明书

本实用新型公开了一种基于FPGA的随机性高速脉冲计数系统，包括MCU、FPGA模块、上位机；所述MCU与所述上位机以及所述FPGA模块进行通信，接收上位机计数开始指令，向FPGA模块发送计数开始信号以及读取FPGA模块中的脉冲计数值，并发送给上位机。本实用新型采用FPGA作为计数芯片，在设定时间内对PMT（光电倍增管）或其它脉冲源输出的脉冲信号进行计数，具有计数稳定、实时性强、不会漏计数、稳定可靠。同时使用MCU进行数据处理、发送指令、与上位机保持实时数据交换，实现控制和信息交流的目的。

技术领域

本实用新型涉及随机性高速脉冲计数系统，尤其是涉及基于FPGA的随机性高速脉冲计数系统。

背景技术

在冶金、电子、机械、医疗、天文等领域，都需要对电子器件输出的随机性高速脉冲进行采样检测，例如光电倍增管（PMT），就是一种将光信号转化为电信号的电子器件。随机性高速脉冲具有速度高、随机性强、脉宽小等特点，这就使得对随机性高速脉冲计数提出很高的要求。随机性高速脉冲脉宽很窄，一般在ns级，随机性强，传统的单片机脉冲计数方法在输入脉冲频率很高或者脉宽很窄的时候，难以保证计数的实时性、准确性，存在计数误差，甚至不能检测到脉冲。

发明内容

本实用新型目的在于提供一种基于FPGA的随机性高速脉冲计数系统，实现提高对随机高频脉冲的计数能力，增加高速脉冲计数范围。

为实现上述目的，本实用新型采取下述技术方案：

本实用新型所述基于FPGA的随机性高速脉冲计数系统，包括MCU、FPGA模块、上位机；所述MCU与所述上位机以及所述FPGA模块进行通信，接收上位机计数开始指令，向FPGA模块发送计数开始信号以及读取FPGA模块中的脉冲计数值，并发送给上位机。

所述FPGA模块由计时模块、脉冲采集模块、计数模块、数据锁存模块、信号处理模块组成；所述计时模块接收到MCU的计数开始信号后，将计数开始信号发送给所述计数模块开始计数，到达设定的计数结束时间后关闭计数模块使能停止计数并将数据发送给所述数据锁存模块；所述数据锁存模块接收到计数结束时间信号后，将数据锁存至所述数据锁存模块待用；计数结束后，所述信号处理模块输出计数结束信号给MCU；当MCU接收到所述上位机的读取计数值指令时， MCU通过地址总线和数据总线将数据锁存模块中的数据读取后进行数据处理，并将处理后的数据通过通信端口发送给上位机。

优选地，所述MCU和FPGA模块通过8位数据总线进行数据通信，并通过2位地址总线进行地址选择；通过数据总线和地址总线选择，实现4组共32位数据的传输；FPGA模块进行随机脉冲采样计数，为32位二进制数据，MCU读取FPGA模块计数值后进行数据处理并发送给所述上位机计数值；MCU和FPGA模块通过2个通信线进行数据通信，用以MCU和FPGA模块之间的信号通信。

优选地，所述MCU和上位机之间的数据通信采用RS232串行通信；采用集成IC芯片MAX3232，所述集成IC芯片MAX3232用于将接收的RS232信号转换为TTL或COMS电平信号，或者将接收的TTL或COMS电平信号转换为RS232信号，也可采用其他通信协议。

优选地，待测输入脉冲为PMT（光电倍增管）输出脉冲，当然，也可采用其它形式的脉冲发生器作为待测输入脉冲。

优选地，所述FPGA模块采用脉冲上升沿计数方式。

优选地，所述FPGA模块设有扩展IO接口，并采用光电隔离。

本实用新型采用FPGA作为计数芯片，在设定时间内对PMT（光电倍增管）或其它脉冲源输出的脉冲信号进行计数，具有计数稳定、实时性强、不会漏计数、稳定可靠。同时使用MCU进行数据处理、发送指令、与上位机保持实时数据交换，实现控制和信息交流的目的。

附图说明

图1是本实用新型的应用示意图。