[实用新型]具有指令年龄比较功能的仲裁电路

权利要求书

1.一种具有指令年龄比较功能的仲裁电路，其特征在于，所述仲裁电路用于乱序处理器的乱序队列中指令的年龄信息的大小比较，包括：

与用于记录乱序处理器中所有指令的寄存器队列地址相连的多个异或门，其中，异或门的一个输入端与寄存器队列地址前面增加的最高位相连，另一个输入端与寄存器队列的读指针增加的最高位相连，将异或后得到的地址作为指令的年龄信息；

多个第一级比较器，每个第一级比较器的两个输入端分别与相邻的两个异或门的输出端相连，以比较两条指令的年龄信息，判断得到指令年龄的新老。

2.根据权利要求1所述的仲裁电路，其特征在于，所述寄存器队列为重定序缓存或转移重定序缓存。

3.根据权利要求1所述的仲裁电路，其特征在于，还包括：

多个第二级至第N级比较器，在后比较器的两个输入端分别与在前两个相邻比较器的输出端相连，以比较得到所有指令年龄的新老，其中，N大于等于2。