[实用新型]一种低压低功耗的带隙基准电路

权利要求书

1.一种低压低功耗的带隙基准电路，其特征是，包括带隙基准结构、启动电路、自偏置电路和分压网络；所述带隙基准结构包括双极晶体管Q2、Q3、Q4，PMOS晶体管MP1、MP2、MP4，电容C1，电阻R1、R2；

双极晶体管Q4和双极晶体管Q3共基极连接，双极晶体管Q4的集电极连接PMOS晶体管MP1的栅极和漏极，PMOS晶体管MP2和PMOS晶体管MP1构成电流镜结构连接，PMOS晶体管MP2和PMOS晶体管MP1共栅极连接，PMOS晶体管MP2的漏极连接双极晶体管Q3的集电极和PMOS晶体管MP4的栅极；双极晶体管Q2的集电极连接到PMOS晶体管MP4的漏极，双极晶体管Q2的发射极和双极晶体管Q4晶体管的发射极短接后连接到电阻R2的一端、电阻R1的一端、电容C1的一端，双极晶体管Q2的基极和双极晶体管Q3、双极晶体管Q4的基极短接，双极晶体管Q3的发射极连接电阻R1的另外一端，电阻R2和电容C1的另外一端均连接到地；

PMOS晶体管MP1、PMOS晶体管MP2和PMOS晶体管MP4的源极共同连接到自偏置电路和启动电路中，自偏置电路和启动电路用于降低PMOS晶体管的阈值电压，分压网络连接于启动电路输出端、带隙基准结构，用于提高带隙基准电压恢复至1.25V输出。

2.如权利要求1所述的一种低压低功耗的带隙基准电路，其特征在于：所述启动电路，包括NMOS晶体管MN1、PMOS晶体管MP5、PMOS晶体管MP7和NMOS晶体管MN3，其中，NMOS晶体管MP7的栅极和漏极短接后连接到NMOS晶体管MN1的漏极，NMOS晶体管MN1的栅极和PMOS晶体管MP5的漏极相连，NMOS晶体管MN1的源极连接到双极晶体管Q4的发射极；PMOS晶体管MP5的栅极连接到地，源极连接到VDD，漏极连接到PMOS晶体管MP5的栅极、NMOS晶体管MN3的漏极和NMOS晶体管MN4的栅极，NMOS晶体管MN3的源极连接到地。

3.如权利要求1所述的一种低压低功耗的带隙基准电路，其特征在于：所述自偏置电路，包括双极晶体管Q1、双极晶体管Q5、PMOS晶体管MP7、PMOS晶体管MP6、PMOS晶体管MP3、NMOS晶体管MN2、电容C2、电容C3以及二极管D0；

其中，Q1的发射极连接到Q4的发射极，基极连接到Q4的基极、集电极和MP7的栅源相连；MP7和MP6构成电流镜结构，MP7的栅极连接到MP6的栅极和C3的一端，MP7的源极和MP6的源极、C3的另外一端和电压VDD相连接；MP6的漏极和MP3的漏极、MN2的栅极、C2电容的一端相连；MP3的源极和C2电容的另外一端相连后接地；

MP3的栅极接带隙基准结构的输出端VREF；Q5和Q4的基极和发射极分别连接后，Q5的集电极连接二极管D0的阴极和带隙基准结构中MP1、MP2管的衬底。

4.如权利要求1所述的一种低压低功耗的带隙基准电路，其特征在于：所述分压网络，包括NMOS晶体管MN4、NMOS晶体管MN5、电阻R3和电阻R4；

其中，MN5的源极和R4的一端连接，R4的另外一端和Q4的基极、R3的一端连接；R3电阻的另外一端和地连接；MN4的栅极和启动电路的输出端EN连接，MN4的源极连接电压VDD，MN5的漏极接电压VDD，MN4的漏极、MN5的栅极以及所述带隙基准结构中的Q2的集电极连接。