[实用新型]能消除振铃的高速差分驱动电路

权利要求书

1.一种能消除振铃的高速差分驱动电路，包括能接收驱动差分信号VREF+、驱动差分信号VREF-的差分驱动基准电路；其特征是：

还包括与差分驱动基准电路适配连接的振铃消除电路，通过差分驱动基准电路与振铃消除电路配合对所连接的负载差分驱动时，能使得从驱动电源VDD流向地的电流保持稳定。

2.根据权利要求1所述的能消除振铃的高速差分驱动电路，其特征是：所述振铃消除电路包括与差分驱动基准电路适配连接的第一恒流源以及第二恒流源，差分驱动基准电路的第一端通过第一恒流源与驱动电源VDD连接，差分驱动基准电路的第二端通过第二恒流源接地，且第一恒流源与差分驱动基准电路的连接部形成驱动输出端VREFP，第二恒流源与差分驱动基准电路的连接部形成驱动输出端VREFN；

通过驱动输出端VREFP、驱动输出端VREFN能对所连接的负载进行所需的差分驱动，且在对负载驱动过程中，通过第一恒流源、第二恒流源与差分驱动基准电路配合能使得从驱动电源VDD流向地的电流保持稳定。

3.根据权利要求2所述的能消除振铃的高速差分驱动电路，其特征是：所述差分驱动基准电路包括PMOS管MP1以及与所述PMOS管MP1连接的NMOS管MN1，其中，PMOS管MP1的漏极端与NMOS管MN1的漏极端连接，PMOS管MP1的源极端与第一恒流源连接，且PMOS管MP1的源极端与第一恒流源的连接部形成驱动输出端VREFP，NMOS管MN1的源极端与第二恒流源连接，NMOS管MN1的源极端与第二恒流源的连接部形成驱动输出端VREFN；

还包括箝位电路，所述箝位电路与PMOS管MP1的漏极端以及NMOS管MN1的漏极端连接，通过所述箝位电路能使得PMOS管MP1、NMOS管MN1均工作于饱和区。

4.根据权利要求3所述的能消除振铃的高速差分驱动电路，其特征是：所述第一恒流源包括PMOS管MP2以及PMOS管MP3，其中，PMOS管MP2的栅极端与PMOS管MP2的漏极端、PMOS管MP3的栅极端连接，PMOS管MP3的漏极端与PMOS管MP1的源极端连接，PMOS管MP2的源极端、PMOS管MP3的源极端均与驱动电源VDD连接，PMOS管MP2的漏极端还与第二恒流源连接。

5.根据权利要求4所述的能消除振铃的高速差分驱动电路，其特征是：所述第二恒流源包括NMOS管MN2以及NMOS管MN3，其中，NMOS管MN2的漏极端与PMOS管MP2的漏极端连接，NMOS管MN2的栅极端与NMOS管MN3的栅极端连接，NMOS管MN3的漏极端与NMOS管MN1的源极端连接，NMOS管MN2以及NMOS管MN3的源极端均接地。

6.根据权利要求3所述的能消除振铃的高速差分驱动电路，其特征是：所述箝位电路包括NMOS管MN4以及NMOS管MP4，NMOS管MN4的漏极端通过电阻R1与驱动电源VDD连接，NMOS管MN4的源极端与PMOS管MP4的源极端连接，PMOS管MP4的漏极端通过电阻R4接地，NMOS管NM4的栅极端与PMOS管MP4的栅极端相互连接，且能接收信号VB2；

NMOS管NM4的源极端、PMOS管MP4的源极端与NMOS管MN1的漏极端以及PMOS管MP1的漏极端连接。