[实用新型]一种低相噪高速跳频源

说明书

本实用新型提供了一种低相噪高速跳频源，包括跳频源外壳，设置在跳频源外壳内的跳频源电路以及设置在跳频源外壳的多个接口，多个接口包括射频信号输入接口、射频信号输出接口以及调试接口，跳频源电路包括射频电路单元、电源电路单元以及控制电路单元，电源电路单元分别连接控制电路单元与射频电路单元，射频电路单元还与控制电路单元连接为控制电路单元提供BIT测试信号，射频电路单元包括参考电路、第一点源、第二点源、DDS电路、选择电路、混频电路以及滤波放大电路，参考电路的输入端连接射频信号输入接口，滤波放大电路连接射频信号的输出接口；本实用新型具有高速跳频、体积小、相噪低等特点。

技术领域

本实用新型涉及微波通信技术领域，具体而言，涉及一种低相噪高速跳频源。

背景技术

随着通信、雷达、电子对抗领域的发展，对频率合成器的相位噪声、杂散和变频速度以及频率宽度提出了更高的要求。在现代战争中，电子侦察和电子对抗越来越受到人们的高度重视，为提高截获概率，并对截获信号的载频、脉冲调制等信息进行分析，复制，进而进行有效的干扰，超宽带、快速跳频、高分辨率、高杂波抑制和低相位噪声的频率合成器是电子侦察和电子对抗系统所期望的。目前常见的宽带跳频源主要沿用传统设计均不能同时满足快速跳频、小步进以及小型化、低功耗的要求。

实用新型内容

本实用新型的目的在于提供一种低相噪高速跳频源，其能够快速跳频且相噪低体积小，广泛应用于微波系统配套。

本实用新型的实施例通过以下技术方案实现：

一种低相噪高速跳频源，包括跳频源外壳、设置在跳频源外壳内部的跳频源电路以及设置在跳频源外壳的多个接口，所述接口包括射频信号输入接口以及射频信号输出接口，所述跳频源电路包括射频电路单元，所述射频电路单元包括参考电路、第一点源、第二点源、DDS电路、选择电路、混频电路以及滤波放大电路，所述参考电路的输入端连接所述射频信号输入接口，所述参考电路的输出端分别连接所述第一点源的输入端与所述第二点源的输入端，所述第一点源的输出端分别连接所述DDS电路以及选择电路，所述第二点源的输出端连接所述选择电路，所述DDS电路的输出端与所述选择电路的输出端连接所述混频电路的输入端，所述混频电路的输出端连接所述滤波放大电路的输入端，所述滤波放大电路的输出端连接所述射频信号输出接口。

优选地，所述跳频源电路还包括电源电路单元以及控制电路单元，所述控制电路单元与所述射频电路单元连接，所述电源电路单元分别连接所述控制电路单元以及射频电路单元。

优选地，所述射频电路单元向所述控制电路单元传输BIT测试信号，所述控制电路单元进行BIT测试。

优选地，所述接口还包括调试接口，所述调试接口分别连接所述电源电路单元以及所述控制电路单元。

优选地，所述射频信号输入接口、射频信号输出接口以及调试接口分别设置在所述跳频源外壳的两侧，所述调试接口与所述射频信号输入接口同侧设置，所述调试接口与所述射频信号输出接口对侧设置。

优选地，所述调试接口包括与所述电源电路单元连接的AGND引脚与正极电源引脚。

优选地，所述调试接口还包括与所述控制电路单元连接的DGND引脚、 DATA引脚、CLK引脚、EN引脚、TRIGGER引脚以及BIT引脚。

优选地，所述控制电路单元采用FPGA实现。

优选地，所述DDS电路包括依次相连的相位累加器、加法器、波形寄存器、数模转换器以及低通滤波器。

优选地，所述混频电路包括具有相乘功能的非线性器件以及带通滤波器。

本实用新型实施例的技术方案至少具有如下优点和有益效果：

1.本实用新型通过DDS电路能够直接产生可以快速跳频的中频信号，再通过混频器生成快速跳频的基带信号，能够高速跳频且相噪低；