[实用新型]基于串并和并串转换电路的系统IO输出状态保持电路

说明书

本实用新型公开了基于串并和并串转换电路的系统IO输出状态保持电路，包括微处理器U1、并串转换器U2、串并转换器U3、滤波电容C1、限流电阻R1‑R8、光电耦合器OP1‑OP8、限流电阻RA1‑RA8、上拉电阻RB1‑RB8、MOSFET管T1‑T8。本实用新型能够对微处理器IO输出端口的输出状态在微处理器复位期间或状态异常时保持IO输出端口状态不发生变化，防止微处理器复位后，在引脚配置阶段发生非正常脉冲导致端口输出状态改变造成其控制的外部设备的工作状态发生改变，用于保护外部设备运行状态不受微控制器复位时IO引脚电平状态的影响，保证设备正常运行。

技术领域

本实用新型涉及开关电路技术领域，特别涉及基于串并和并串转换电路的系统IO输出状态保持电路。

背景技术

随着自动化控制设备以及电子开关电路在工业设备控制中的大范围应用，自动控制器和设备的安全可靠运行成为大家关注的焦点。由于目前现有的成品微控制器在受到干扰或手动复位发生系统复位时，其IO引脚状态会输出默认电平，通常是高电平或高阻状态，在复位完成后进行系统初始化过程中，由于程序设计不完善或芯片自身设计原因，以及引脚配置过程中，IO引脚可能会产生非正常电平抖动，该电平抖动在没有保护时，如果直接连接至电子开关的控制端，会导致电子开关控制的外部设备发生瞬时的运行状态的改变，由此有可能带来严重的后果，导致外部设备发生故障或损毁。

实用新型内容

针对现有技术中的上述不足，本实用新型设计一种基于串并和并串转换电路的系统IO输出状态保持电路，本实用新型能够对微处理器IO输出端口的输出状态在微处理器复位期间进行保护，在处理器状态异常时有效保持IO输出端口状态不发生变化，防止微处理器复位后，在引脚配置阶段发生非正常脉冲导致端口输出状态改变造成其控制的外部设备的工作状态发生改变，并能够在微处理器复位完成后恢复现场复位前的IO输出状态。

本实用新型技术方案如下：

基于串并和并串转换电路的系统IO输出状态保持电路，该电路包括：微处理器U1分别连接并串转换器U2、串并转换器U3、滤波电容C1，所述并串转换器U2、串并转换器U3还分别连接限流电阻R1-R8的两端，限流电阻R1-R8的第二端口还连接负载供电电路。

微控制器U1的42引脚PA9端口连接至并串转换器U2的2引脚CLK端口；微控制器U1的43引脚PA10端口连接至并串转换器U2的1引脚LAC端口；微控制器U1的44引脚PA11端口连接至并串转换器U2的9引脚DAT端口。

微控制器U1的36引脚PB15端口连接至串并转换器U3的10引脚RST端口；微控制器U1的35引脚PB14端口连接至串并转换器U3的14引脚DAT端口；微控制器U1的34引脚PB13端口连接至串并转换器U3的12引脚CLK端口；微控制器U1的33引脚PB12端口连接至串并转换器U3的11引脚LAC端口，同时连接至滤波电容C1的第一端口，滤波电容C1的第二端口连接至电源GND。

串并转换器U3的15和1至7的8个引脚分别连接至限流电阻R1至限流电阻R8的第一端口。

限流电阻R1至R8的第二端口分别连接至并串转换器U2的3至6和11至14的8个引脚。

所述负载供电电路连接关系包括：串并转换器U3的输出端口经过限流电阻R1-R8连接光电耦合器OP1-OP8驱动MOSFET管T1-T8，将负载供电VH输出至VOUT1-VOUT8端口。

本实用新型具有以下有益效果及效果：

1.本实用新型采用串并转换器对微处理器的输出IO端口与实际输出端口进行隔离，有效降低连线数量，降低干扰，便于布局。

2.本实用新型采用并串转换器对串并转换器的输出信号进行回读，有效降低连线数量，降低干扰，便于布局。

3.本实用新型结构简单，对设计人员的设计工作不构成额外负担且价格较低，便于推广应用。