[实用新型]电子电路以及西格玛-德尔塔模数转换器电路

说明书

本公开的实施例涉及电子电路以及西格玛‑德尔塔模数转换器电路。一种电子电路，包括：数模转换器电路，有2^N‑1个单位电阻数模转换器元件，每个单位电阻数模转换器元件包括由四个2^N‑1位控制信号的对应位控制的四个切换电路，对2^N‑1个单位电阻数模转换器元件的输出求和以生成模拟输出信号；以及四路信号生成器电路，被配置为响应于采样时钟和2^N‑1位温度计编码的输入信号而生成四个2^N‑1位控制信号，四路信号生成器电路控制四个2^N‑1位控制信号的生成，使得四个2^N‑1位控制信号的位的所有逻辑状态至少在采样时钟的一个周期的持续时间内保持恒定。利用本公开的实施例，准许调制器的操作使用更低采样率实现给定分辨率；或准许调制器的操作以给定采样率实现更高分辨率。

技术领域

本实用新型大体上涉及一种数模转换器(DAC)电路，并且具体地涉及一种用于在连续时间(CT)西格玛-德尔塔(SD)调制器电路中被使用的多位DAC电路。

背景技术

图1示出了常规连续时间(CT)西格玛-德尔塔(SD)模数转换器(ADC)电路10的时域框图。电路10包括连续时间西格玛-德尔塔调制器电路12(此处图示为一阶电路)，其具有被配置为接收模拟输入信号A的输入和被配置为生成数字输出信号B的输出，该数字输出信号B由1位代码的脉冲密度调制脉冲流组成。由在信号B的脉冲流中的脉冲数目的计数除以在已知时间间隔内的输入信号A的(由采样时钟以采样率fs设置的)样本总数所形成的比率表示输入信号A的瞬时幅度。电路10还包括抽取器电路14，其将在数字输出信号B的脉冲流中的脉冲累加并且求平均，以生成数字信号C，该数字信号C以由抽取因子设置的输出字速率fd(其中fd＜＜fs)通过多位(M位，其中M＞＞1)数字字流组成。

西格玛-德尔塔调制器电路12的一阶实施方式包括差分放大器20(或求和电路)，其具有接收模拟输入信号A的第一(非反相)输入和接收模拟反馈信号D的第二(反相)输入。差分放大器20响应于在模拟输入信号A与模拟反馈信号D之间的差(即，vdif(t)＝A(t)-D(t))而输出模拟差分信号vdif。模拟差分信号vdif由积分器电路22(一阶环路滤波器)积分以生成变化信号vc，该变化信号具有的斜率与幅度取决于模拟差分信号vdif的符号与幅度。比较器电路24以采样率fs响应于采样时钟而对变化信号vc进行采样，并且将变化信号vc的每个样本与参考信号vref进行比较，以生成数字输出信号B的对应单一位脉冲(如果vc≥vref，那么单一位具有第一逻辑状态，如果vc＜vref，那么单一位具有第二逻辑状态)。比较器电路24作为用于量化变化信号vc的单一位量化电路而有效地操作。在反馈环路中的单一位数模转换器(DAC)电路26然后将数字输出信号B的逻辑状态转换为针对模拟反馈信号D的对应模拟信号电平。

能够利用如由图2所示的多位量化(例如N个位，其中1＜N＜＜M)来代替实施西格玛-德尔塔调制器电路12。该电路实施方式需要在反馈环路中的多位(例如N位)量化电路24’和多位DAC电路26’。量化电路24’以由采样时钟CLK设置的采样率fs对变化信号vc进行采样，并且针对每个样本生成2^N-1位温度计编码的输出字。多位量化的使用存在优于图1的单一位实施方式的多个优点，包括：准许调制器的操作使用更低采样率fs实现给定分辨率；或准许调制器的操作针对给定采样率fs实现更高分辨率。DAC电路26’是电阻电路，其包括分别由数字输出信号B的温度计码字的2^N-1位驱动的2^N-1个单位电阻DAC元件(UE)，其中，在DAC电路输出处对来自被驱动的单位电阻DAC元件的电流输出进行求和，以生成用于模拟反馈信号D的模拟信号电平。抽取器电路14用来对在数字输出信号B的流中的2^N-1位温度计码字进行低通滤波以及下采样，以生成数字信号C，该数字信号C以由抽取因子设置的输出字速率fd通过多位(M位，所需分辨率，其中M＞＞N)数字字流组成。