[实用新型]比较电路与存储芯片

说明书

本公开提供一种比较电路以及存储芯片。比较电路包括：比较模块，其第一输入端连接待测电压，其第二输入端连接参考电压；状态判断模块，其第一输入端连接所述比较模块的第一输出端，其第二输入端连接所述比较模块的第二输出端；状态存储模块，其输入端连接所述比较模块的第一输出端，其使能端连接所述状态判断模块的输出端。本公开实施例可以提高比较电路的处理效率。

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种能够快速比较变化电压的比较电路以及应用该比较电路的存储芯片。

背景技术

在DRAM(Dynamic Random Access Memory，动态随机存取存储器)中，由于低电压的敏感特性，常需要对低电压进行快速比较并输出低电压识别结果，以确保低电压输出正常。相关技术中，一般采用在高电压域工作的误差放大器搭建比较电路实现此功能，但是由于DRAM中高电压均由电荷泵产生，效率较低，且误差比较器通常需要外加偏置电路，因此这种比较电路功耗较大，且比较结果输出速度较慢，难以满足DRAM芯片对低电压比较的高速、低功耗要求。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本公开的目的在于提供一种比较电路与存储芯片，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的低电压比较电路比较速度不够、功耗较大等问题。

根据本公开的第一方面，提供一种比较电路，包括：比较模块，其第一输入端连接待测电压，其第二输入端连接参考电压；状态判断模块，其第一输入端连接所述比较模块的第一输出端，其第二输入端连接所述比较模块的第二输出端；状态存储模块，其输入端连接所述比较模块的第一输出端，其使能端连接所述状态判断模块的输出端。

在本公开的一个示例性实施例中，比较电路还包括：脉冲发生电路，其输出端连接所述比较模块的使能端。

在本公开的一个示例性实施例中，所述脉冲发生电路的输入端接收脉冲使能信号，所述状态存储模块的控制端接收存储控制信号。

在本公开的一个示例性实施例中，所述比较模块包括：第一晶体管，其栅极作为所述比较模块的第一输入端；第二晶体管，其栅极作为所述比较模块的第二输入端；第三晶体管，其源极连接所述第一晶体管的漏极；第四晶体管，其源极连接所述第二晶体管的漏极；第五晶体管，其漏极作为所述比较模块的第一输出端，其漏极还连接所述第三晶体管的漏极和所述第四晶体管的栅极，其源极连接电源端；第六晶体管，其漏极作为所述比较模块的第二输出端，其漏极还连接所述第四晶体管的漏极和所述第三晶体管的栅极，其源极连接所述电源端；第七晶体管，其栅极作为所述比较模块的使能端，其漏极连接所述第一晶体管的源极和所述第二晶体管的源极，其漏极接地。

在本公开的一个示例性实施例中，所述比较模块还包括：第一开关管，其第一端连接所述电源端，其第二端连接所述比较模块的第一输出端，其控制端连接所述比较模块的使能端；第二开关管，其第一端连接所述电源端，其第二端连接所述比较模块的第二输出端，其控制端连接所述比较模块的使能端。

在本公开的一个示例性实施例中，所述比较模块还包括：第三开关管，其第一端连接所述电源端，其第二端连接所述第一晶体管的漏极，其控制端连接所述比较模块的使能端；第四开关管，其第一端连接所述电源端，其第二端连接所述第二晶体管的漏极，其控制端连接所述比较模块的使能端。

在本公开的一个示例性实施例中，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管均为P型晶体管。

在本公开的一个示例性实施例中，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第七晶体管均为N型晶体管。

在本公开的一个示例性实施例中，所述第五晶体管和所述第六晶体管均为P型晶体管。