[实用新型]CML输出驱动电路和串行发送器接口有效
申请号: | 202023103308.9 | 申请日: | 2020-12-18 |
公开(公告)号: | CN214380866U | 公开(公告)日: | 2021-10-08 |
发明(设计)人: | 胡东洋;赵鹏;赵志伟;宋阳;李林旭 | 申请(专利权)人: | 深圳市国微电子有限公司 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175;H03K19/0185;G06F13/42 |
代理公司: | 深圳中一联合知识产权代理有限公司 44414 | 代理人: | 夏智海 |
地址: | 518000 广东省深圳市南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | cml 输出 驱动 电路 串行 发送 接口 | ||
一种CML输出驱动电路和串行发送器接口,其中,CML输出驱动电路,采用输入电路、镜像电路以及匹配电路,使得可以通过调节镜像电路的镜像电流的大小,以调节由数据信号转换的差分电压信号的输出摆幅的大小,且通过采用驱动电路,使得在差分电压信号的输出摆幅大于目标值时,为差分电压信号提供驱动电流,实现了CML输出驱动电路的输出摆幅可调,使得可兼容不同输出摆幅要求的协议标准,解决了传统的CML输出驱动电路中存在无法同时兼容多个不同接口协议的问题。
技术领域
本申请属于接口技术领域,尤其涉及一种CML(Current Mode Logic,电流模式逻辑)输出驱动电路和串行发送器接口。
背景技术
随着集成电路的飞速发展,高速数据传输系统成了当前研究的热点,而高速串行发送器(serdes TX)接口芯片的研究则是其中一个重要的部分。Serdes TX接口芯片的主要功能是通过CML输出驱动电路等输出驱动电路,将低速的并行信号转化为高速低压差分信号并通过串行链路发送。但是由于协议标准的不同,各个协议标准下的输出摆幅不一样,导致不同协议的接口之间无法进行兼容,例如CML信号的输出摆幅一般为800mv,LVDS(Low-Voltage Differential Signaling,低电压差分信号)信号的输出摆幅一般为350mv,CML协议的接口无法兼容LVDS协议。
因此,传统的CML输出驱动电路中存在无法同时兼容多个不同接口协议的问题。
实用新型内容
本申请的目的在于提供一种CML输出驱动电路和串行发送器接口,旨在解决传统的CML输出驱动电路中存在无法同时兼容多个不同接口协议的问题。
本申请实施例的第一方面提了一种CML输出驱动电路,包括:
输入电路,用于输入数据信号;
镜像电路,与所述输入电路连接,用于为所述数据信号提供镜像电流;
匹配电路,与所述输入电路连接,用于在所述镜像电流的驱动下,将所述数据信号转换为差分电压信号;以及
驱动电路,与所述匹配电路连接,用于在所述差分电压信号的输出摆幅大于目标值时,为所述差分电压信号提供驱动电流;
所述输出摆幅的大小与所述镜像电流的大小正相关。
在一个实施例中,所述驱动电路包括:
运放电路,所述运放电路与所述匹配电路连接,所述运放电路用于在所述差分电压的输出摆幅大于目标值时,输出驱动信号;和
驱动对管,与所述运放电路和所述匹配电路连接,用于在所述驱动信号的控制下,输出所述驱动电流到所述匹配电路。
在一个实施例中,所述运放电路还用于输出共模点电压。
在一个实施例中,所述运放电路包括第一电阻、第二电阻以及运算放大器,所述第一电阻的第一端和所述匹配电路的第一输出端连接,所述第二电阻的第一端和所述匹配电路的第二输出端连接,所述第一电阻的第二端和所述第二电阻的第二端共接于所述运算放大器的第一输入端,所述运算放大器的第二输入端接入共模电压,所述运算放大器的输出端和所述驱动对管连接。
在一个实施例中,所述驱动对管包括:第一开关管和第二开关管,所述第一开关管的高电位端和第一电源连接,所述第一开关管的控制端和所述运放电路的输出端连接,所述第一开关管的低电位端和所述匹配电路的第一输出端连接,所述第二开关管的高电位端和第一电源连接,所述第二开关管的控制端和所述运放电路的输出端连接,所述第二开关管的低电位端和所述匹配电路的第二输出端连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市国微电子有限公司,未经深圳市国微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202023103308.9/2.html,转载请声明来源钻瓜专利网。
- 上一篇:电脑底座及可移动充电口的电脑
- 下一篇:钢索塔的自爬式安装系统